原理图设计规范 晶振电路设计规范_T-PD-031_A0.pdf

文件编号 T PD 031 秘密 第 1 页 共 9 页 原理图设计规范原理图设计规范 晶振电路设计 晶振电路设计 拟拟 制制 谢巧英 日期 2008 12 16 审审 核核 游彦球 日期 2008 12 17 批批 准准 沈贤明 日期 2008 12 18 文件编号文件编号 版本号版本号 T PD 031 A0 生效日期生效日期 密级程度密级程度 2008 12 22 秘密 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 2 页 共 9 页 修订记录修订记录 日期日期 修订版本修订版本 修改描述修改描述 作者作者 2008 12 16 A0 首次发行 谢巧英 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 3 页 共 9 页 1 目的目的 1 1 规范晶振电路设计 为相同规格的模块电路提供统一的标准 避免出现产品功能和性能的 缺陷 2 适用范围适用范围 2 1 本规范适用于本公司所有产品的晶振电路设计 3 职责职责 3 1 产品审核部 负责原理图设计规范的拟定及维护 总结规范模块电路 3 2 各相关部门 遵守本规范并按要求执行 4 名词解释名词解释 4 1 压电效应 压电晶体在沿一定方向上受到外力的作用而变形时 其内部会产生极化 在它 的两个相对表面上出现正负相反的电荷 4 2 逆压电效应 对压电晶体沿一定方向施加电场引起晶体机械变形的现象 5 主要内容主要内容 5 1 晶体振荡原理晶体振荡原理 石英晶体的材质为 SiO2 理想的晶体结构是六方晶系 为各向异性的压电晶体 具有压 电和逆压电效应 当在石英晶体能产生电荷的两个面上加以交变电压 石英晶体会发生 周期性的机械振动 周期性的机械振动又使得晶体两端产生交变的电压 当外加交变电 压的频率为某一特定值时 晶体振幅明显加大 比其它频率下的振幅大得多 产生共振 这种现象称为压电谐振 晶体谐振器正是利用晶体的压电谐振特性来产生固定的谐振频 率 5 2 晶体振荡电路晶体振荡电路 5 2 1 基频振荡基频振荡 5 2 1 1 基频振荡电路基频振荡电路 晶体工作在其基频振动状态 晶片厚度与振动频率成反比 振动频率越高 要求晶片 越薄 基频振荡电路如图 1 要求振荡电路满足三点式振荡电路要求 参考附录 7 2 图中 Rf 为反馈电阻 其作用是稳定输出幅度和相位 其取值为 200K 1Mohm R1 为驱动限流电阻 限制反向放大器输出幅度 同时起到抑制 EMI 的作用 该电阻可 以不使用 但当芯片输出功率较大时 或是振荡频率较高时 建议使用该限流电阻 以防止晶体被过驱动 该电阻不能太大 其阻值应与 C2 电容的电抗值 在振荡频率 下 相当 C1 C2 为负载电容 图 2 为其交流等效电路 R1 U1 in out Rf Y1 C1C2 Q2 C1 C2 Y1 图 1 基频振荡电路 图 2 基频振荡交流等效电路 5 2 1 2 基频振荡电路负载电容基频振荡电路负载电容 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 4 页 共 9 页 石英晶体谐振器的负载电容为从其两个端子看向振荡回路的所有电容值 如图 3 CinCout Cfb U1 in out Y1 C1C2Cpcb1Cpcb2 图 3 基频振荡等效负载电容 基频振荡电路等效负载电容计算公式如下 12 12 LS C C CC CC C1 C2 为晶体外加负载电容 Cs 为杂散电容 stray capacitance 可写为 SICPCB CCC 其中 CIC为驱动芯片电容 包括输入脚对地的电容 Cin 输出对地的电容 Cout 反馈 电容 Cfb CPCB为走线 PAD 引脚之间的杂散电容 CPCB与 PCB 的走线长度 铜箔 厚度等有关 晶振的 PCB 走线应尽量短 不能有过孔 防止产生额外的杂散电容 inout ICfb inout C C CC CC 某些芯片 datasheet 会给出电容 CIC值 一般情况 CS可以近似取 3 5pF 要求计算得到的负载电容约等于晶振的标称负载电容 基频振荡时 要求选择适当的 C1 C2 电容值 满足三点式电容振荡电路的要求以及晶振的标称负载电容值 以输出 所需的谐振频率 5 2 2 泛音振荡泛音振荡 5 2 2 1 泛音振荡电路泛音振荡电路 晶体工作在泛音振荡状态时 泛音频率是基频的奇数倍 参考附录 7 3 泛音振荡电 路如图 4 图中 R1 为驱动限流电阻 C3 为隔直 耦合电容 容值较大 例如 1000pF L1 C1 为泛音振动的选频电路 例如当晶体为三阶泛音振荡时 要求该 L C 调谐频率 为一阶至三阶泛音振荡的频率之间 且在该目标频段 LC 网络的电抗特性为容性 以 满足电容三点式振荡电路的电抗特性要求 交流等效电路如图 5 所示 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 5 页 共 9 页 U1 in out Y1 C1 C2 C3R1 L1 Q1 C1 Y1 C2 C3 L1 R1 图 4 泛音振荡电路 图 5 泛音振荡交流等效电路 在泛音振荡时 为抑制基频振荡的振幅 要求在其基频范围内 L C 网络呈感性 使 得振荡电路不满足三点式振荡电路的电抗特性要求 即不满足起振条件 不能输出 基频振荡频率 计算该 L C 网络的电抗如下 2 1 1 11 LCLC j L j C Xj C j LjC j CL 此式为以电容的电抗方式表达的谐振回路等效阻抗 要求该 LC 谐振电路在泛音振荡 频率内呈电容性 而在基频以下的频段呈感性 以满足三点式电容振荡电路要求 即 f f1 基频 时 该谐振网络呈感性 即 2 1 C L 0 由该函数可知 随频率的增加 谐振回路的等效电容电抗单调增加 由于在谐振频 率时 等效电抗等于 0 时 即只要要求其谐振频率落在基频到三阶泛音频率之间 即可满足在基频时谐振回路为感性 例如 对于 64M 晶振 其工作状态为三阶泛音振动 基频为 21 333MHz 要求 L C 调谐频率为一阶泛音频率至三阶泛音频率之间 若 C1 27pF L1 330nH 由下式可 计算得到 LC 谐振频率为 0 11 1 53 3 2 fMHz LC 该谐振频率落在一阶至三阶泛音频率之间 在频率低于 53 3MHz 时 谐振回路呈感 性 可抑制 f 21 333MHz 的基频振荡 而在频率高于 53 3MHz 时 谐振回路呈容性 满足振荡电路要求 可据此来确定该 L C 网络中的具体参数 5 2 2 2 泛音振荡负载电容泛音振荡负载电容 泛音振荡时 L C 谐振回路在泛音频段体现为容性 将其等效为电容 Ceq 如图 6 其等效容值为 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 6 页 共 9 页 1 2 1 1 eq CC L 泛音振荡负载电容由下式表示 2 2 eq LpcbIC eq C C CCC CC 计算方式与基频振荡的负载电容计算相类似 要求计算得到的负载电容约等于晶振的标称负载电容 U2 in out Y2 CeqC2Cpcb1Cpcb2 Cin1 Cfb Cin2 图 6 泛音振荡等效负载电容 5 3 石英晶体振荡电路的频率稳定性石英晶体振荡电路的频率稳定性 石英晶体本身的频率容差 负载特性 温度稳定性 以及老化特性等都影响石英晶体振荡电路 的频率稳定性 频率容差 frequency tolerance 为在标称电源电压 标称负载阻抗 基准温度 25 2 以及 其他条件保持不变 晶体振荡器的频率相对于其规定标称值的最大允许偏差 即 fmax fmin f0 频率容差为晶体振荡器规格的重要参数 一般以 ppm 为单位 电路设计中 要求晶振的频 率容差小于电路中可允许的频率容差 负载特性为其他条件保持不变 负载在规定变化范围内变化 晶体振荡器输出频率相对于标称 负载下的输出频率的最大允许频偏 频率随负载电容的变化率可由下式表示 1 0 10 1 10 1 1 2 Lq L L L C ff CC C CC L CCC 上式可以近似简化为 1 0 1 2 Lq L C ff CC 其中 fq为晶振串联谐振频率 C1为晶振等效串联电容 参考附录 7 1 CL为负载电容大小 可 以通过适当调整负载电容的大小来调整晶振电路的频偏 6 引用文件和记录表式引用文件和记录表式 原理图设计规范原理图设计规范 晶振电路设计规范晶振电路设计规范 文件编号 T PD 031 秘密 第 7 页 共 9 页 无 7 附录附录 7 1 晶体谐振器的电气特性晶体谐振器的电气特性 晶体等效电路如图 7 C0 L1 C1R1 图 7 晶振等效电路 其中 R1 等效串连电阻 L 晶振等效电感 C 等效电容 C0 晶振静态电容 为晶体电极 壳体引起的伴生电容 晶体谐振器的电抗特性曲线如图 8 电容性 电感性 电容性 电感性 fqfp X 0 f 电容性