数电11-12一B卷.doc

线订装线 2011 - 2012学年度第 一 学期试卷 B (闭卷)课程 数字电子线路 系别 电气信息工程学院 年级 专业 班级 学号 姓名 第 3 页 共 3 页题号一二三四五总分得分得分阅卷人一、填空题：（每空1分，共15分）1、时序逻辑电路的逻辑功能特点是，任意时刻的输出状态不仅取决于该时刻 的状态，而且与电路的原来状态 。2、如果把门电路的输入、输出电压的高电平赋值为逻辑 ，低电平赋值为逻辑 ，这种关系称为负逻辑关系。3、将二进制数1100100转换为八进制数为_。4、一只四输入端与非门，使其输出为0的输入变量取值组合有_种。5、能够实现“线与”的TTL门电路叫 ，能够实现“线与”的CMOS门电路叫 。6、74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 。 7、一个五位的二进制加法计数器，由00000状态开始，问经过169个输入脉冲后，此计数器的状态为_。8、模/数转换的过程常可分为 、 、 、 四个过程进行。9三态门输出的三种状态分别为：1状态、0状态和 状态 。得分阅卷人二、选择题：（每题2分，共14分）1、为构成20488的RAM，需要_片10241的RAM，并且需要有_位的地址译码以完成寻址操作。A、8片、10位 B、16片、11位C、16片、14位 D、8片、12位 （ ）2、一个5位地址码、8位输出的ROM，其存储矩阵的容量为_。A、48 B、64 C、512 D、256 （ ）3、根据触发器的_，触发器可分为RS触发器、JK触发器、D触发器、T触发器等。A、逻辑功能 B、电路结构C、电路结构和逻辑功能 D、用途 （ ）4、_电路在任何时刻只能有一个输入端有效。A、二进制译码器 B、普通二进制编码器C、七段显示译码器 D、优先编码器 （ ）5、 下列电路中，不属于组合逻辑电路的是_。A、译码器 B、全加器C、寄存器 D、编码器 （ ）6、米里型时序电路的输出 。A只与当前外输入有关 B. 只与内部状态有关C. 与外输入和内部状态都有关 D. 与外输入和内部状态都无关 （ ）7、n个触发器构成的扭环形计数器中，有效状态有 个。 A. n B. 2n C. 2n-1 D.2n-2n （ ）得分阅卷人三、化简题（3小题，共15分）1、（本题5分）试用公式法将函数F=（）（AD+BC）化简为最简与或式。2、（本题5分）试用卡诺图法将函数Y(A,B,C,D)=m（0，3，4，5，6，7，9，12，14，15）化简为最简与或式。3、（本题5分）试将函数F=化简为最小项形式。得分阅卷人四、分析设计题（3小题，共30分）1、（本题10分）分析图A和图B电路。试求：写出图A的输出函数表达式；写出图B的驱动方程、状态方程、输出方程，并说明该电路是同步时序电路还是异步时序电路。图A图B2、（本题12分）已知全加器的真值表，用译码器74HC138外加必要的门电路设计一个全加器。（要求有分析设计过程，并在图中明确标出各输入端状态变量）ABCISCO0000000110010100110110010101011100111111 3、（本题8分）四位二进制加法计数器集成电路74HC161的功能表及逻辑符号如下，加适当的外围电路任意进制计数器。试求：输入功能CETCEPCPL清零HL预置HHL保持HHL保持HHHH计数1）用反馈归零法实现十一进制计数器；2）用反馈预置数法实现十一进制计数器，要求计数初始状态为3即(0011)2。 得分阅卷人五、综合设计题（2小题，共26分）2、（本题10分）根据给出的状态转换图，用D触发器设计一个同步七进制加法计数器。（只要求列出设计过程,不要求画出电路连接图） 000001010011100101 110 2、（本题16分）设计一个检测信号灯工作状态的电路（组合逻辑电路），信号灯有红、黄、绿三种，正常工作时，只能是