EDA(VHDL)编程基础习题.doc_第1页
EDA(VHDL)编程基础习题.doc_第2页
EDA(VHDL)编程基础习题.doc_第3页
EDA(VHDL)编程基础习题.doc_第4页
EDA(VHDL)编程基础习题.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

VHDL编程基础习题 班级：09电信本1 姓名： 学号： 1 VHDL程序一般包括几个组成部分？每部部分的作用是什么？实体、结构体、配置、程序包、库。实体用于描述所述设计的系统的外部接口信号，结构体用于描述系统内部功能和结构，程序包存放各设计模块所能共享的数据类型、模块和子程序等；配置用于从库中选取所需但原来组成系统设计的不同版本；库存放已经编译的实体、结构体、程序包和配置。2 VHDL语言中的数据对象有几种？各种数据对象的作用域是什么？各数据对象对应的物理意义是什么？有三种数据对象，分别是常量、变量、和信号。三种对象对应的物理意义如下：常量 电源、地、恒定逻辑值等；变量 暂存某些值得载体，常在描述算法中使用；信号 硬件连接线，端口。作用域：信号 全局量，定义于 architecture、package、entitiy；变量 局部量 定义于 process、function、procedure；常量 全局量 可定义于上面的两种场合、3 VHDL语言中的标识符是怎么规定的？标识符用来定义常熟、变量、信号、端口、子程序或参数的名字。要求：英文字母开头、不连续使用下划线、不以下划线结尾、有25个大小写英文字母、数字09及下划线“_”组成。4 信号和变量有哪些主要区别？1） 赋值符号不同，变量和信号的赋值语句书写格式如下；目标变量：=表达式；目标信号表达式，类属名称=表达式)Port map (端口名称=表达式 ，端口名称=表达式）；其中：例化名称在具体的结构体中必须是唯一的元件名称要与元件声明语句中的元件名一致类属映射是可选的端口映射括号内的信号一般为当前描述的结构体中的实际信号，作用就是实现元件中端口信号与结构体中的实际信号的正确连接。 名称关联方式被调用的元件端口声明中的各信号名称赋予结构体描述中所使用的信号名。 位置关联方式被调用的元件端口声明中信号的书写顺序及位置和端口映射语句中实际信号的书写顺序及位置要一一对应19将程序段转换为when-else语句：21.那些情况需要用到程序包 std_logic_unsigned,试举一例例描述了一个定时器/计数器中断，当技术到最大值，计数器溢出产生中断请求信号，中
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论