数字电子技术基础 第04章触发器习题解.pdf

课件主编 徐课件主编 徐课件主编 徐课件主编 徐 梁梁梁梁 习题解习题解 数数 字字 电电 子子 技技 术术 基基 础础 第4章触发器 触发器概念 波形图 分析电路 触发器应用 A组 A组 B B组 第第1题题 第第2题题 第第3题题 第第4题题 第第5题题 第第6题题 第第7题题 第第8题题 第第9题题 第第10题题 第第11题题 第第12题题 4 1 在图在图4 2由与非门组成的基本由与非门组成的基本RS触发器中 若触发器中 若R S端的 输入波形如图 端的 输入波形如图4 26所示 试画出其输出端所示 试画出其输出端Q Q的波形 设 触发器的初态为 的波形 设 触发器的初态为0 解解 该触发器输入低电平有效该触发器输入低电平有效 当禁止态出现时两个输 出同时为 当禁止态出现时两个输 出同时为1 禁止态后如紧跟是保持态两个输出将出 现不确定 禁止态后如紧跟是保持态两个输出将出 现不确定 R S 01 1 U0 Q Q 4 2 现有现有TTL 2输入或非门两个 试组成一个基本输入或非门两个 试组成一个基本RS触发 器 要求画出逻辑电路图并分析其工作原理 触发 器 要求画出逻辑电路图并分析其工作原理 解解 电路连接如图电路连接如图 R 0 S 0 不管原不管原Q取取0还是还是1都能保持都能保持Q不变不变 R 1 S 0 不管原不管原Q取取0还是还是1使使Q 0 R 0 S 1 不管原不管原Q取取0还是还是1使使Q 1 R 1 S 1 使两个输出同时为使两个输出同时为0 是不允许出现 的 作为约束处理 是不允许出现 的 作为约束处理 0 1 约束条件约束条件SR QRSQ nn RS Q n Q n 1 0000 0011 0101 0111 1000 1010 110 111 S G2 R G1 QQ 1 1 将原状态作为变量 次态作为 函数列出特性表 将原状态作为变量 次态作为 函数列出特性表 由状态转换表化简得 到特性方程 由状态转换表化简得 到特性方程 4 3 若在图若在图4 5电路中的电路中的CP S R输入端加入如图输入端加入如图4 27所示 波形的信号 试画出其 所示 波形的信号 试画出其Q和和Q端波形 设初态端波形 设初态Q 0 G2G1 QQ CP USE ieee std logic 1164 all ENTITY dff2 IS PORT clk D INSTD LOGIC Q OUTSTD LOGIC END dff2 ARCHITECTURE example OF dff2 IS BEGIN PROCESS clk BEGIN IF clk EVENT AND clk 0 THEN Q D END IF END PROCESS END example 4 11 试设计具有同步清零 同步置位功能的试设计具有同步清零 同步置位功能的JK触发器的触发器的 VHDL程序 程序 ARCHITECTURE example OF jkff2 IS SIGNAL Q S STD LOGIC BEGIN PROCESS clk SD RD BEGIN IF clk 0 AND clk EVENT THEN IF SD 0 THEN Q S 1 ELSIF RD 0 THEN Q S 0 ELSIF J 0 AND K 1 THEN Q S 0 ELSIF J 1 AND K 0 THEN Q S 1 ELSIF J 1 AND K 1 THEN Q S NOT Q END IF END IF END PROCESS Q Q S END example 4 12 试设计描述试设计描述T触发器的触发器的VHDL程序 程序 LIBRARY ieee USE ieee std logic 1164 all ENTITY tff1 IS PORT clk T INSTD LOGIC Q OUTSTD LOGIC END tff1 ARCHITECTURE example OF tff1 IS BEGIN PROC