通信原理讲义 第4部分.doc

第八章 同步原理8.1 引言8.2 载波同步8.3 位同步8.4 帧同步8.5 网同步8.1 引 言 以点点两路PCM/2DPSK数字电话系统为例来说明载波同步、位同步以及帧同步的作用。信道发滤波器2PSK调制 码变换 同 步 复 接 PCM编码 PCM编码acoswctBkCLKPCM2SL2CLKm2(t)AkPCMPCM1SL1CLKm1(t)F(t)acoswctBkAkPCM b 收滤 波器 载波同步 低通位同步 抽样 判决 码反 变换cp(t)bcp(t)FsF1F2F1cp(t)cp(t)m1(t)m2(t) 帧同步 延迟 PCM译码 PCM译码 设CLK频率为192KHz、SL1、SL2的频率为8KHz，则SL1、SL2、PCM1、PCM2、F(t)、及PCM信号的波形如下SL1SL2D11D12PCM1D21PCM201110010 D11 D2101110010 D12 D22PCM0111001001110010 F(t)两个PCM编码器用同一个时钟CLK，SL1、SL2两个信导的频率也相等，故PCM1、PCM2的码速率完全相同。复接器实际上是一个或门电路。此种复接器输入的支路信号速率完全相同，称为同步复接器。CLK、SL1、SL2、及coswct是由发端同步器提供的，在电路上比较容易实现。收端的载波同步器提供相干载波，与发载波同频同相（或反相）。位同步器输出位同步信号CP(t)，信号频率为192KHz。帧同步器从收端PCM码流中提取帧同步信导FS(t)，进而产生路同步信号F1(t)和F2(t)，FS(t)的脉冲前沿与帧同步码1110010的最后一位起时间对齐（也可以与第一位数据起时间对齐）。F1(t)、F2(t)的脉冲前沿与各自数据的第一位起始时间或最后一位的结束时刻对齐（由具体电路决定）。若复接器输入的各支路信号的速率标称值相同但实际值有一定差异，则不能进行同步复接，采取网同步方法才能复接不同速率的支路。此问题于网同步范畴。8.2 载波同步 对模拟已调信号和数字已调信号进行相干解调时，需要从接收信号中提取相干载波。一、 载波同步方法 当己调信号频谱中有载频离散谱成分时可用窄带带通滤波器或锁相环来提取相干载波，若载频附近的连续谱比较强则提取的相干载波中有较大的相信抖动。下面介绍当已调信号中不含有载波离散谱时，如何提取相干载波。1、 插入导频法 可在抑制载波双边带信号中插入导频，也可以在单边带信导中插入导频。当基带信号是模拟话音信号时，由于话音最低频率为300Hz、故DSB信号频谱图中，在载频fc附近无连续谱，有利于插入导频。当基带信号是数字信号时，必须进行相关编码变换（如第类、第类部分响应）再进行DSB调制（如PSK）。插入导频法的发端方框图、收端方框图及插入导频后DSB信号频谱如下图所示发方框图m(t)sinwctC-coswct(正交导频)u0(t) = m(t)sinwct-coswct90o相移 相加 带通ud(t)m(t)V(t)sinwct收方框图 90o相移 低通 带通fc窄带带通fC导频 频谱f V(t)= u0(t)sinwct 插入正交导频的目的：收端相乘器的输出V(t)中无直流。也可以插入同相导频，低通滤波器中加入隔直电容即可。 插入导频信号的功率应比较小，否则就成为AM信号了。 VSB信号一般在电视中采用，常用包络检波法解调。2、 直接法 介绍如何从2PSK信号中直接提取相干载波。1 平方变换法2PSK信号e(t)cos2wctcoswct-coswct 2fc窄带 带通 平方二分频二分频产生相模糊现象 平方环法2PSK信 号ui(t)PDLFVCOu0(t)coswct-coswct平方鉴相器 环路滤波器 压控振荡器二分频移相 一般采用模拟环，uo(t) 超前于ui(t) 中的2fc成分90，二分频、移相后得到coswct或-coswct 。 同相正交环（Costas环）uiu1u2u3u4u6u5u7 低通 900移相 VCO LPF 低通 低通 此即为环路的鉴相特性 上式中，Um、Ud为乘法器引起的信号幅度变化，当VCO的固有振荡频率与2PSK的载频非常接近且环路增益很高时，环路锁定后，。可见用同相正交环提取的载波也存在相位模糊现象。 环路锁定后，考虑到噪声等因素，应对u5(t)进行抽样判决以再生数字基带信号。 从4PSK信号中提取相干载波的方法与2PSK相似，可用四次方变换，四次方环及四相Costas环。 用Costas环提取相干载波时，环路的工频率等于信号载频，用其它方法时电路工作频率等于信号载频的二倍或四倍。 二、载波同步系统的性能 1同步误差 理想相干载波与接收机输入信号载波同频同相。 实际相干载波为为稳态相差，由固有频差（锁相环VCO的固有频率或振荡回路中心频率与载频之差）产生的。n(t)为随机相差、由噪声产生。减小带通滤波器带宽（增大Q值），可减小随机相差、但增加稳态相差。减小环路自然谐振频率可减小随机相差，增大环路增益可减小稳态相差。 2同步建立时间ts和同步保持时间tc tc：载波同步器的输入信号丢失后，相干载波与输入信号载波之间的相位误差小于某一范围所需要的时间。 减小带通滤波器的Q值，可减小ts但tc也减小。增大锁相环的自然谐振频率，可减小ts但tc也减小。 三、载波相位误差对解调性能的影响1、 模拟通信m(t)coswct+n(t)cos(wct+)uo(t) BPF LPF1 DSB 输出信号功率 输出噪声功率 可见载波相位误差使解调输出信号功率减小但不改变噪声功率即输出信噪比下降。同理可证明，在AM解调中，载波相位误差也使输出信噪比下降。2 SSB设，上边带信号为，则相干解调输出信号为，第一项与m(t)成正比，但相位误差使信号功率下降。第二项与原信号正交，使基带信号产生畸变且q越大畸变越大。 与DSB系统一样，相位误差并不改变SSB解调器的输出噪声功率，因此载波相位误差使SSB解调器的输出信噪比下降且信号畸变。 在VSB相干解调中也有上述现象发生。2、 数字通信 显然，抽样判决器输入信噪比变化规律同模拟通信，故误码率增大。 2PSK系统误码率为 相干解调 最佳相干接收机8.3 位同步一、 位同步方法1、 滤波法r(t)ui(t)u0(t)cp(t) 波形 变换 窄带带通 滤波器 脉冲 形成 移 相 r(t)来自相干解调器或非相干解调器的低通滤波器，在最佳接收机中则视具体情况确定r(t)的来源。波形变换输出信号中必须含有频率等于码速率的高散谱。 若信道中传输的是BNRZ码或2DPSK信号，则波形变换单元可由比较、微分、整流等三部分构成，波形示意图如下比较器输出r(t)微分输出ui(t)tttt 若无码间串扰且无噪声，则ui(t)脉冲的上升沿都应与各码元的开始时间对齐，它的频谱中包含有位同步信号重复频率的离散谱成分，滤波、脉冲形成及移相后可得到理想的位同步信号。码间串扰和噪声使位同步器输出的位同步信号在一定范围内抖动。 信息码中的连“1”或连“0”码也会造成位同步信号相位抖的。连“1”或连“0”个数越多，滤波输出信号uo(t)的周期和幅度变化越大，位同步输出信号的相位抖动也越大。因此在基带传输系统中常采用HDB3码，在数字调制传输中常将信号源输出的数字基带信号位进行扰码处理以减少连“1”和连“0”的个数。2、 锁相环法1 模拟锁相环 模拟锁相环要求输入一个正弦信号或周期和幅度不恒定的准正弦信号。环路对此输入信号可等效为一个带通滤波器，其品质因数，式中fS为环路工作频率即位同信号重复频率，BL为环路带宽。BL正比环路自然谐频率wn 。可以通过合理的环路设计，使环路的等效带通滤波器带宽小至几赫兹，从而使位同步信号相位抖动足够小。2 模数混合锁相环（常用电荷泵锁相环） 环路中的PD是数字电路，LF是模拟也路，VCO的振荡频率可在控制电压的作用下连续变化，其电路可以是模拟式的也可以是数字式的。PD要求输入周期的或准周期的TTL信号。3 数字环 数字环由数字电路构成，也可由软件构成或某些部件由软件完成。 介绍实验中使用的数字环工作原理uiudNdNduo(位同步信号)f0=N0fSDPD PD量化器 DLF DCO 称数字环中的鉴相为数字鉴相器（DPD）、环路滤波器为数字环路滤波器（DCF）、压控振荡器为数控振荡器（DCO）。 ui为单极性码，码速率为fS，环路锁定时uo脉冲位于码元中间、ud脉冲宽度等于码元宽度的一半，Nd等于No/2。不考虑DLF即Nc=Nd时环路的工作原理可用下图来说明：开环状态 NdNo/210-11uiuoudNduoudNdNd+No/2No/2闭环 DCO是一个分频，其分频比受Nc控制（由软件完成），当时，将DCO分频比由No变为，则下一个uo脉冲就处于码元中间，满足锁定要求，DCO的分频比改变一次后立即恢复为No，于是对DCO相位调整一次就可使环路进入锁定状态。 DLF可减小噪声对位同步相位抖动的影响。 环路的时钟频率fo的标移值等于NofS，但实际值有一定误差，故DCO输出频率与码速率也有一定误差，这种误差导致位同步信号的相位抖动。另外，连“1”或连“0”个数越多，位同步相位抖动也越大。这种抖动是由环路的工作特点决定的。在两次鉴相之间，DCO不受控制，因此上述频差必然造成DCO输出信号相位偏离码元中间。连“1”或连“0”个数越多，两次鉴相之间的时间间隔也越大，因此位同步信号相位偏移也越大。 模拟锁相环的工作频率最高，抗噪声性能最好。数字锁相环的工作频率较低，因为它的时钟信号频率fo=NofS，为使同步信号的相位误差足够小，No必须足够大，但高稳定度晶体的工作频率fo的上限一般为几十MHz，所以位同步信号频率fS不可能很高。电荷泵锁相环位同步动工作频率低于模拟环，高于数字环，抗噪性能低于模拟环。 二、位同步系统性能 用窄带带通滤波、模拟锁器相环以及电荷泵锁相环构造的位同步器的同步误差、同步建立时间以及同步保持时间与滤波器Q值、环路自然潜振频率之间的关系同载波同步系统。 下面介绍数字锁相环位同步系统的性能指标1、 同步建立时间tS 最大起始相差为或-，若DCO相位调整量每次为2/ No则最多需调整次。设“0”，“1”等概、鉴相器工作m次后DLF对DCO调整一次相位， 则 若对DCO调整一次就可使环路锁定(如上述数字环)，则ts=2mTS (不含软件执行时间)。2、 同步保持时间tc 设发射机、接收机的时钟稳定度为，则DCO输出信号频率与环路输入信号码速之间的最大误差为2fs。若允许位同步信号的最大相位误差为2pe，则4fStc=2pe,由此得 tc应大于DCO两次调整之间的时间间隔。tc越大，允许连“1”码或连“0”码越长。3、 同步误差稳态误差 此为量化误差随机误差 由输入噪声产生，其大小与DLF有关。 三同步误差对误码率的影响 同步误差使误码率增大，因同步信号偏离了被采样信号的最大值对应的时间。 2PSK最佳接收机 式中Te为用时间表示的同步误差8.4 帧同步 一、帧同步码插入方式及码型 1集中插入（连贯插入） 在一帧开始的n位集中插入n比特帧同步码，PDH中的A律PCM基群、二次群、三次、四次群，律PCM二次群、三次群、四次群以及SDH中各个等级的同步传输模块都采用集中插入式。 2分散插入式（间隔插入式） n比特帧同步码分散地插入到n帧内，每帧插入1比持，律PCM基群及M系统采用分散插入式。 分散插入式无国际标准，集中插入式有国际标准。 帧同步码出现的周期为帧周期的整数信，即在每N帧（N1）的相同位置插入帧同步码。 3帧同步码码型选择原则 （1）假同步概率小 （2）有尖锐的自相关特性，以减小漏同步概率 如A律PCM基群的帧同步码为001101，设“1”对应正电平1，“0”码对应负电平-1，则此帧同步码的自相关特性如下图所示0123456-6-5-4-3-2-1-1-1-1-1-5-5-5-53333j7R(j) 二、帧同步码识别 比较器 相加器门限 L421124u0ui移位寄存器PCM码流QQQQQQQ介绍常用的集中插入帧同步码的识别方法。设帧同码为0011011，当帧同步码全部进 入移位寄存器时它的7个输出端全为高电平，相加器3个输出端全为高电平，表示ui=1+2+4=7。门限L由3个输入电平决定，它们的权值分别为1，2，4。 x0011011 数据码 x0011011 数据码ttPCM码流u0此脉冲对齐第一位数据 比较器的功能为据此可得以下波形： 三、识别器性能 设误码率为Pe，n帧码位，L=n-m，（即允许帧同步码错m位），求漏识别概率P1和假识别概率P2以及同步识别时间ts。 1漏识别概率正确识别概率为，故，m=0时 门限L越低，Pe越小，则漏识别概率越小。 2假识别概率 n位信码产生一个假识别信号的概率为 门限越高，帧码位数越多，则假识别概率越小。 3同步识别时间ts P1=P2=0时，ts=NTs，N为一个同步帧中码元位数，Ts为码元宽度 一个同步帧中产生一个假识别信号概率为，故当P10、P20时 分散插入帧同步码的同步识别时间为 可见集中插入式同步识别时间远小于分散插入式的同步识别时间。 四、同步保护 无同步保护时，同步系统的漏同步概率PL等于识别器漏识别概率P1，假同步概率Pj等于识别器的假识别概率平P2。由上述分析可见。当信道误码率一定时，增大帧码长度、降低门限可减少漏同步概率，同时使假同步概率也足够低，但帧码太长，将降低有效信息的传输速度，是不允许的。这一矛盾可用同步保护电路解决。 1后方保护 当帧同步系统处于捕捉态时，连续a个同步帧时间内识别器有输出时，同步系统进入同步状态，输出帧同步信号。 此措施可减小假同步概率。 也可以在采取此措施的同时提高门限电平以进一步减小假同步概率。 2前方保护 当帧同步系统处于同步态时，连续个同步帧时间内识别器检测不到帧同步码，则系统回到捕捉态。 此措施可以减小漏同步（假失步）概率。也可以在采取此措施的同时降低限电平，以进一步减小漏同步概率。3同步性能设门限等于帧码码元数n，同步帧长为N比持，同步周期为TF秒，则 同步建立