实验1 CPLD可编程数字信号发生器实验.ppt

第二章通信原理基本实验 实验1CPLD可编程数字信号发生器实验实验目的1 了解实验系统中CPLD模块的结构组成及作用 2 了解及正确使用实验系统中提供的各种时钟数字信号 实验电路的工作原理1 CPLD可编程模块电路的功能及电路组成图1 1CPLD可编程模块的示意图 如图1 1所示 CPLD可编程模块用来产生实验系统所需要的各种时钟信号和数字信号 它由ALTERA公司生产的CPLD可编程器件EPM240 U101 和晶振JZ101组成 晶振JZ101用来产生16 384MHz的系统主时钟 从CPLD可编程器件EPM240的12脚输入 用CPLD进行分频等处理后产生各种系统时钟信号和数字信号 时钟信号有2KHz 4KHz 8KHz 16KHz 32KHz 64KHz 2048KHz的方波 这些时钟信号均与主时钟同步 信号分别送往各实验模块 F8的窄脉冲是时分交换模块中所用的倒向帧脉冲信号 频率为8KHz F8A F8B F8C的窄脉冲为PCM编码模块中所用的帧脉冲信号 频率都为8KHz 数字信号有2KHz的伪随机序列PN2和32KHz的伪随机序列PN32 也与主时钟同步 其中 C2048 F8 PN32 PN2 F8A五种信号也可以由同学们自行产生 实验系统中提供了型号为EPM7064的CPLD器件U103给大家练习 提供十个IO口 给学生开发 2 由CPLD模块产生的各种信号的用途 1 抽样定理与PAM通信系统16KHz时钟 方波8KHz时钟 方波 2 PCM脉冲编码调制系统2 048MHz时钟 方波 8KHz的窄脉冲同步信号128KHz编码时钟256KHz编码时钟512KHz编码时钟2048KHz编码时钟 3 增量调制 M 系统64KHz时钟 方波32KHz时钟 方波16KHz时钟 方波 4 FSK调制解调系统32KHz时钟 方波16KHz时钟 方波2KHz伪随机序列码 5 PSK调制解调系统32KHz时钟 方波32KHz伪随机序列码 6 AMI HDB3编译码模块32KHz伪随机序列码64KHz时钟 方波 7 眼图观察模块32KHz伪随机序列码 8 同步正弦波信号发生器2KHz方波 三 实验内容1 用示波器测量该模块产生的数字信号 伪随机序列PN32 测量点分别为P101测量码元速率 记录这信号的波形 从波形中读出这个序列的周期值 2 用双踪示波器的B通道接32KHz的方波信号C32 TP102 A通道接PN32 测量并记录 PN32序列在一个周期内的 A B通道的波形 3 用双踪示波器接8KHz的窄脉冲信号F8A 测量点为TP101 4 用双踪示波器接64KHz的方波信号C64 测量点为TP103 5 用双踪示波器A通道接伪随机序列PN32 测量点为P101 用双踪示波器B通道接伪随机序列DPN32 测量点为TP104 比较两个波形的不同 四 部分测量点波形部分测量点的波形示意图 如图1 2所示 图1 2CPLD可编程信号发生器产生信号波形示意图 部分测量点波形说明 TP101 8KHz窄脉冲信号F8A TP102 32KHz的方波 TP103 64KHz的方波 TP104 码元速率为32K