集成触发器应用.docx

装 订 线专业：电子信息工程 姓名：彭嘉乔 学号：3130104084_ 日期：_桌号：F4 实验报告课程名称： 电路与电子实验 指导老师：_王旃_成绩：_实验名称： 时序逻辑电路设计 实验类型：_同组学生姓名：_一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得时序逻辑电路设计一、实验目的1、掌握集成触发器的功能测试方法。 2、理解触发器的两种触发方式（电平触发和边沿触发）3. 掌握触发器的功能转换。 4、学习集成触发器的应用。 5、进一步掌握用双踪示波器测量多个波形的方法。二、实验内容1、测试74LS74和74LS107的逻辑功能。 2、进行DT 、JKT 、DJK、 * JKD的逻辑功能转换。 3、用双D触发器设计一个单发脉冲发生器。三、主要仪器设备1、与非门74LS00，双D触发器74LS74，JK触发器74LS107。2、数字电子实验箱 。3、示波器。四、实验操作与结果1、芯片逻辑功能测试双D触发器74LS74手动测试：将置0，则Q置0； 将置0，则Q置1； 将与同时置1。D=0时Q=0；D=1时Q=1，且仅在CP上升沿时输出Q改变状态，下降沿无变化。数据如下图所示。实验序号 CP时钟沿 Qn D Qn+1 实验序号 CP时钟沿 Qn D Qn+1 1 0 0 0 2 0 0 0 3 1 0 0 4 1 0 1 5 0 1 1 6 0 1 0 7 1 1 1 8 1 1 1 示波器测试：CP接入1024Hz脉冲信号 从上至下分别为CP端输入信号、Q输出高电平时、Q输出低电平时的波形。JK触发器74LS107手动测试：将置0，则Q置0； 将置1。Qn+1仅在CP下降沿改变，有Qn+1=J+Qn。Qn=0，Qn+1=J；Qn=1，Qn+1=。数据如下图所示。实验序号 CP时钟沿 Qn J K Qn+1实验序号 CP时钟沿 Qn J K Qn+1 1 0 0 0 0 2 0 0 0 0 3 0 0 1 0 4 0 0 1 0 5 0 1 0 0 6 0 1 0 1 7 0 1 1 0 8 0 1 1 1 9 1 0 0 1 10 1 0 0 1 11 1 0 1 1 12 1 0 1 0 13 1 1 0 1 14 1 1 0 1 15 1 1 1 1 16 1 1 1 0 示波器测试：CP接入1024Hz脉冲信号从上至下分别为CP端输入信号、Q输出高电平时、Q输出低电平时的波形。2、进行DT 、JKT 、DJK、 * JKD的逻辑功能转换。DT 转换如图所示连接电路。CP端接入1024Hz脉冲信号，示波器显示如下图所示。其中从上至下依次为CP端输入和Q输出信号波形。JKT 转换如图所示连接电路。CP端接入1024Hz脉冲信号，示波器显示如下图所示。其中从上至下依次为CP端输入和Q输出信号波形。DJK转换手动测试其满足JK触发器功能。示波器测试波形如下，其中从上至下为CP端接入1024Hz脉冲信号波形、Q输出高电平、Q输出低电平波形。JKD转换如图所示连接电路。CP端接入1024Hz脉冲信号，示波器显示如下图所示。其中从上至下依次为CP端输入和Q输出高电平、Q输出低电平信号波形。3、用双D触发器设计一个单发脉冲发生器。原理如图所示 理论波形如下： 示波器测试：从上至下依次为CP1、Q1、CP2、Q2的波形。基本符合要求。五、实验心得 本次实验较为简单，线路并不复杂，逻