原码一位乘法器.doc

课课 程程 设设 计计 报报 告告 课程设计名称 计算机组成原理课程设计计算机组成原理课程设计 课程设计题目 定点原码一位乘法器的设计定点原码一位乘法器的设计 院 系 专 业 班 级 学 号 姓 名 指导教师 完成日期 沈阳航空工业学院课程设计报告 I 目目 录录 第第 1 章章 总体设计方案总体设计方案 1 1 1 设计原理 1 1 2 设计思路 2 1 3 设计环境 3 第第 2 章章 详细设计方案详细设计方案 5 2 1 顶层方案图的设计与实现 5 2 1 1 创建顶层图形设计文件 5 2 1 2 器件的选择与引脚锁定 5 2 1 3 编译 综合 适配 7 2 2 功能模块的设计与实现 7 2 2 1 控制器模块的设计与实现 7 2 2 2 寄存器和与门组成的模块的设计与实现 9 2 2 3 加法器模块的设计与实现 11 2 2 4 寄存器模块的设计与实现 14 2 3 仿真调试 16 第第 3 章章 编程下载与硬件测试编程下载与硬件测试 19 3 1 编程下载 19 3 2 硬件测试及结果分析 19 参考文献参考文献 22 附录 电路原理图 附录 电路原理图 23 沈阳航空工业学院课程设计报告 1 第 1 章 总体设计方案 1 1 设计原理设计原理 原码一位乘 两个原码数相乘 其乘积的符号为相乘两数符号的异或值 数 值则为两数绝对值之积 例如 X 的值为 1101 Y 的数值为 1011 求 X Y 数值的过程如下 即 X Y 10001111 由于在计算机内多个数据一般不能同时相加 一次加法操作只能求出两数之 和 因此每求得一个相加数 就与上次部分积相加每次计算时 相加数逐次向左 偏移一位 由于最后的乘积位数是乘数 被乘数 的两倍 因此加法器也需增到 两倍 部分积右移时 乘数寄存器同时右移一位 所以用乘数寄存器的最低位来 控制相加数取被乘数或零 同时乘数寄存器接收部分积右移出来的一位 完成运 算后 部分积寄存器保存乘积的高位部分 乘数寄存器中保存乘积的低位部分 根据人工算法可以知道 原码一位乘法的整体设计应包括乘数寄存器 被乘 数寄存器 移位电路 控制器 部分积五大模块 包含一个输入 输出 控制器 模块 并作为顶层设计 以上五大模块作为底层设计 采用硬件器件设计实现 因此 可以得出以下原理框图设计如图 1 1 所示 沈阳航空工业学院课程设计报告 2 图图 1 1 原码一位乘的逻辑电路框图原码一位乘的逻辑电路框图 如上逻辑框图 1 1 中所示 其中 B 为被乘数寄存器 用来存放被乘数 C 为 乘数寄存器 用来存放乘数并且移位 A 为部分积寄存器 存放每次相加并移位 后的数据 ALU 加法器实现加法操作 移位电路用来对相加后的数据作移位处理 计数器控制移位次数和输出结果 1 2 设计思路设计思路 定点原码一位乘法器的设计 如图 1 1 所示 主要包含如下两个部分 一 运算部分 被乘数寄存器要有并入功能 从而进行被乘数的输入 被乘数寄存器 的输出和乘数寄存器的最后一位分别相与 以此来确定 X 或 0 乘数寄存器要 有并入和右移的功能 从而实现乘数部分的右移 最后得到结果的低八位 被乘 数和乘数的最后一位相与的结果作为加法器的一个输入 与原部分积相加 得到 新的部分积 最后则为结果的高八位 二 控制部分 进行运算时主要有两个状 态 一个是乘数与被乘数的并入状态 一个就是乘数与部分积的右移状态 定点 原码一位乘法器的底层 顶层的设计都采用原理图设计输入方式 经编译 调试 后形成 bit 文件并下载到 XCV200 可编程逻辑芯片中 经硬件测试验证设计的正 确性 沈阳航空工业学院课程设计报告 3 1 3 设计环境设计环境 1 硬件环境硬件环境 伟福伟福 COP2000 型计算机组成原理实验仪型计算机组成原理实验仪 COP2000 计算机组成原理实验系统由实验平台 开关电源 软件三大部分组 成实验平台上有寄存器组 R0 R3 运算单元 累加器 A 暂存器 B 直通 左移 右 移单元 地址寄存器 程序计数器 堆栈 中断源 输入 输出单元 存储器单元 微地址寄存器 指令寄存器 微程序控制器 组合逻辑控制器 扩展座 总线插 孔区 微动开关 指示灯 逻辑笔 脉冲源 20 个按键 字符式 LCD RS232 口 COP2000 计算机组成原理实验系统各单元部件都以计算机结构模型布局 清 晰明了 系统在实验时即使不借助 PC 机 也可实时监控数据流状态及正确与否 实验系统的软硬件对用户的实验设计具有完全的开放特性 系统提供了微程序控 制器和组合逻辑控制器两种控制器方式 系统还支持手动方式 联机方式 模 拟方式三种工作方式 系统具备完善的寻址方式 指令系统和强大的模拟调试功 能 2 EDA 环境环境 Xilinx foundation f3 1 设计软件设计软件 Xilinx foundation f3 1 是 Xilinx 公司的可编程期间开发工具 该平台 如图 1 2 所示 功能强大 主要用于百万逻辑门设计 该系统由设计入口工具 设计 实现工具 设计验证工具三大部分组成 设计入口工具包括原理图编辑器 有限状态机编辑器 硬件描述语言 HDL 编辑器 LogiBLOX 模块生成器 Xilinx 内核生成器等软件 其功能是 接收各种图形或文字的设计输入 并最终生成网络表文件 设计实现工具包括流 程引擎 限制编辑器 基片规划器 FPGA 编辑器 FPGA 写入器等软件 设计 实现工具用于将网络表转化为配置比特流 并下载到器件 设计验证工具包括功 能和时序仿真器 静态时序分析器等 可用来对设计中的逻辑关系及输出结果进 行检验 并详尽分析各个时序限制的满足情况 沈阳航空工业学院课程设计报告 4 图图 1 2 Xilinx foundation f3 1 设计平台设计平台 COP2000 集成调试软件集成调试软件 COP2000 集成开发环境是为 COP2000 实验仪与 PC 机相连进行高层次实 验的配套软件 它通过实验仪的串行接口和 PC 机的串行接口相连 提供汇编 反汇编 编辑 修改指令 文件传送 调试 FPGA 实验等功能 该软件在 Windows 下运行 沈阳航空工业学院课程设计报告 5 第 2 章 详细设计方案 2 1 顶层方案图的设计与实现顶层方案图的设计与实现 顶层方案图实现原码一位乘的逻辑功能 采用原理图设计输入方式完成 电 路实现基于 XCV200 可编程逻辑芯片 在完成原理图的功能设计后 把输入 输出 信号安排到 XCV200 指定的引脚上去 实现芯片的引脚锁定 2 1 1 创建顶层图形设计文件创建顶层图形设计文件 顶层图形文件的设计实体主要由控制电路 H13 加法器 H10 两个寄 存器 H9 和 H11 一个由寄存器和与门组成的芯片 H8 等模块组装而成的一 个完整的可编程逻辑芯片 H1 而以上顶层图形文件的设计可利用 Xilinx foundation f3 1 中逻辑器件实现 顶层图形文件结构如图 2 1 所示 图图 2 1 定点原码一位乘法器的设计图形文件结构定点原码一位乘法器的设计图形文件结构 2 1 2 器件的选择与引脚锁定器件的选择与引脚锁定 1 器件的选择 器件的选择 沈阳航空工业学院课程设计报告 6 由于硬件设计环境是基于伟福 COP2000 型计算机组成原理实验仪和 XCV200 实验板 故采用的目标芯片为 Xilinx XCV200 可编程逻辑芯片 2 引脚锁定 引脚锁定 把顶层图形文件中的输入 输出信号安排到 Xilinx XCV200 芯片指定的引脚上 去 实现芯片的引脚锁定 各信号及 Xilinx XCV200 芯片引脚对应关系如表 2 1 所示 表表 2 1 信号和芯片引脚对应关系信号和芯片引脚对应关系 图形文件中的输入图形文件中的输入 输出信号输出信号XCV200芯片引脚信号芯片引脚信号 X1P94 X2P95 X3P96 X4P97 X5P100 X6P101 X7P102 X8P103 Y1P79 Y2P80 Y3P81 Y4P82 Y5P84 Y6P85 Y7P86 Y8P87 X0P63 Y0P64 SP65 CLRP66 CKP213 S0P223 S1P147 S2P152 S3P178 S4P184 S5P185 S6P203 S7P111 S8P110 S9P78 S10P93 S11P99 S12P107 S13P108 沈阳航空工业学院课程设计报告 7 S14P19 S15P124 S16125 2 1 3 编译 综合 适配编译 综合 适配 利用 Xilinx foundation f3 1 的原理图编辑器对顶层图形文件进行编译 并最 终生成网络表文件 利用设计实现工具经综合 优化 适配 生成可供时序仿真 的文件和器件下载编程文件 2 2 功能模块的设计与实现功能模块的设计与实现 定点原码一位乘法器的底层设计包括控制器 运算控制电路 一个由寄存 器和与门组成的芯片 加法器及两个寄存器的实现由 Xilinx XCV200 可编程逻辑 芯片分别实现 2 2 1 控制器模块的设计与实现控制器模块的设计与实现 该模块的输出为三个寄存器的控制端和加法器的进位输入端 根据 S 为 0 和 1 时他们应取的值 判断 S 与他们每个之间的关系 用对应的控制门连接 所以 只需要一个 S 控制端 开关 S 的电平变化可以控制整个电路的状态变化 1 创建控制器设计原理图 创建控制器设计原理图 控制器原理结构如图 2 2 所示 图图 2 2 控制器逻辑框图控制器逻辑框图 2 创建元件图形符号 创建元件图形符号 为能在图形编辑器 原理图设计输入方式 中调用 CONTROLER 芯片 需 沈阳航空工业学院课程设计报告 8 要为 CONTROLER 模块创建一个元件图形符号 可利用 Xilinx foundation f3 1 编 译器中的如下步骤实现 Tools Symbol Wizard 下一步 S 是输入信号 0 S11 S01 S12 S02 S13 S03 是输出信号 其元件图形符号如图 2 3 所示 图图 2 3 控制器元件图形符号控制器元件图形符号 3 功能仿真 功能仿真 对创建的控制器模块进行功能仿真 验证其功能的正确性 可用 Xilinx Foundation f3 1 编译器 Simulator 模块实现 仿真结果如图 2 4 所示 图图 2 4 控制器仿真结果控制器仿真结果 控制电路的输入与输出信号的真值表如表 2 2 所示 表表 2 2 控制电路的输入与输出信号的真值表控制电路的输入与输出信号的真值表 步骤步骤 S S0 0S11S11S01S01S12S12S02S02S13S13S03S03 乘数与被乘数的并入乘数与被乘数的并入 10111111 右移右移 10001011 将仿真结果与控制电路的输入与输出信号的真值表相对照可知 控制器电路 的仿真结果正确 沈阳航空工业学院课程设计报告 9 2 2 2 寄存器和与门组成的模块的设计与实现寄存器和与门组成的模块的设计与实现 该模块分为两部分 74 198 为被乘数寄存器 它将实现被乘数的并入 将其 与乘数的最后一位分别相与 得到的即是要与部分积相加的 X 或 0 1 创建寄存器和与门组成模块设计原理图 创建寄存器和与门组成模块设计原理图 寄存器和与门组成模块原理 结构如图 2 5 所示 图图 2 5 寄存器和与门组成模块逻辑框图寄存器和与门组成模块逻辑框图 其中 与门的原理结构如图 2 6 所示 图图 2 6 与门逻辑框图与门逻辑框图 2 创建元件图形符号 创建元件图形符号 沈阳航空工业学院课程设计报告 10 为能在图形编辑器 原理图设计输入方式 中调用 X X 芯片 需要为 X X 模块创 建一个元件图形符号 可利用 Xilinx foundation f3 1 编译器中的如下步骤实 现 Tools Symbol Wizard 下一步 A1 A8A1 A8 是数据输入信号 CPCP CLRCLR CKCK B B 1 1 0 0 是是输入信号 S1 S8S1 S8 是数据输出信号 其元件图形符号如 图 2 7 所示 图图 2 7 寄存器和与门模块元件图形符号寄存器和与门模块元件图形符号 3 功能仿真 功能仿真 对创建的寄存器和与门模块进行功能仿真 验证其功能的正确性 可用 XilinxFoundation f3 1 编译器 Simulator 模块实现 仿真结果如图 2 8 所示 图图 2 8 寄存器和与门模块仿真结果寄存器和与门模块仿真结果 沈阳航空工业学院课程设计报告 11 与门仿真结果如图 2 9 所示 图图 2 92 9 与门仿真结果与门仿真结果 将寄存器和与门模块的功能和仿真结果对照可知 寄存器和与门模块的仿真 结果正确 2 2 3 加法器模块的设计与实现加法器模块的设计与实现 该模块实现的是两个八位二进制数的相加 可以用两个四位二进制数加法器 组合得到 四位加法器的设计可以参考环境中已有的芯片结构来设计 1 创建加法器设计原理图 创建加法器设计原理图 加法器原理结构如图 2 10 所示 图图 2 10 加法器逻辑框图加法器逻辑框图 沈阳航空工业学院课程设计报告 12 其中 4 位加法器原理结构如图 2 11 所示 图图 2 11 4 位加法器逻辑框图位加法器逻辑框图 2 创建元件图形符号 创建元件图形符号 为能在图形编辑器 原理图设计输入方式 中调用 AND 8 芯片 需要为 AND 8 模块创建一个元件图形符号 可利用 Xilinx foundation f3 1 编译器中的如 下步骤实现 Tools Symbol Wizard 下一步 A1 A8 B1 B8 是数据输入信号 CI 是进位输入 S1 S8 是数据输出信号 CO 是进位输出 其元件图形符号如图 2 12 所示 沈阳航空工业学院课程设计报告 13 图图 2 12 加法器原件图形符号加法器原件图形符号 3 功能仿真 功能仿真 对创建的加法器模块进行功能仿真 验证其功能的正确性 可用 Xilinx foundation f3 1 编译器的 Simulator 模块实现 仿真结果如图 2 13 所示 图图 2 13 加法器仿真结果加法器仿真结果 沈阳航空工业学院课程设计报告 14 四位加法器仿真结果如图 2 14 所示 图图 2 142 14 四位加法器仿真结果四位加法器仿真结果 将加法器的功能和仿真结果对照可知 加法器的仿真结果正确 2 2 4 寄存器模块的设计与实现寄存器模块的设计与实现 该模块要实现八位二进制数的并入和右移功能 可以用两个四位寄存器组合 得到 四位寄存器的设计可以参考环境中已有的芯片结构来设计 1 创建寄存器模块原理图 创建寄存器模块原理图 寄存器模块原理如图 2 15 所示 图图 2 15 寄存器逻辑框图寄存器逻辑框图 其中 4 位寄存器原理结构如图 2 16 所示 沈阳航空工业学院课程设计报告 15 图图 2 16 4 位寄存器逻辑框图位寄存器逻辑框图 2 创建元件图形符号 创建元件图形符号 为能在图形编辑器 原理图设计输入方式 中调用 74 198 芯片 需要为 74 198 模块创建一个元件图形符号 可利用 Xilinx foundation f3 1 编译器中的如 下步骤实现 Tools Symbol Wizard 下一步 A1 A8 是数据输入信号 CK CLR S0 S1 SL1 SR1 是控制输入 Q1 Q8 是数据输出信号 其元件 图形符号如图 2 17 所示 图图 2 17 寄存器元件图形符号寄存器元件图形符号 沈阳航空工业学院课程设计报告 16 3 功能仿真 功能仿真 对创建的寄存器模块进行功能仿真 验证其功能的正确性 可用 Xilinx foundation f3 1 编译器的 Simulator 模块实现 仿真结果如图 2 18 所示 图图 2 18 寄存器仿真结果寄存器仿真结果 四位寄存器仿真结果如图 2 19 所示 图图 2 192 19 四位寄存器仿真结果四位寄存器仿真结果 将寄存器所实现的功能与仿真结果对照可知 寄存器的仿真结果正确 2 3 仿真调试仿真调试 仿真调试主要验证设计电路逻辑功能 时序的正确性 本设计中主要采用功 沈阳航空工业学院课程设计报告 17 能仿真方法对设计的电路进行仿真 1 建立仿真波形文件及仿真信号选择 建立仿真波形文件及仿真信号选择 功能仿真时 首先建立仿真波形文件 选择仿真信号 对选定的输入信号设 置参数 选定的仿真信号和设置的参数如表 2 3 所示 表表 2 3 仿真信号选择和参数设置仿真信号选择和参数设置 输入信号输入信号输出信号输出信号 SCKCLR X0 X81 1 Y0 Y80 1 S0 S16 2 功能仿真结果与分析 功能仿真结果与分析 功能仿真波形结果如图 2 20 所示 仿真数据结果如表 2 4 所示 对表 2 3 与 表 2 4 的内容进行对比 可以看出功能仿真结果是正确的 进而说明电路设计的 正确性 沈阳航空工业学院课程设计报告 18 图图 2 20 功能仿真波形结果功能仿真波形结果 表表 2 4 仿真结果仿真结果 输输 入入 信信 号号输输 出出 信信 号号 SCKCLR X0 X81 1 Y0 Y80 1 S0 S16 输入数据序列及控制脉冲信号同表 2 3 相同 由此可知 定点原码一位乘法 器的设计中 每当给一个高电平 寄存器就运行一次 由 S 来控制乘数和被乘数 的并入以及乘数的右移 X0 X8 0 11010110 Y0 Y8 0 10010111 S0 S16 0 0111111000111010 由此可知结果验证正确 定点原码一位乘法器设计成 功 沈阳航空工业学院课程设计报告 19 第 3 章 编程下载与硬件测试 3 1 编程下载编程下载 利用 COP2000 仿真软件的编程下载功能 将得到 bit 文件下载到 XCV200 实 验板的 XCV200 可编程逻辑芯片中 3 2 硬件测试及结果分析硬件测试及结果分析 利用 XCV200 实验板进行硬件功能测试 定点原码一位乘法器的输入数据通 过 XCV200 实验板的输入开关实现 输出数据通过 XCV200 实验板的 LED 指示 灯实现 其对应关系如表 3 1 所示 表表 3 1 XCV200 实验板信号对应关系实验板信号对应关系 XCV200芯片引脚信号芯片引脚信号XCV200实验板实验板 P94K0 7 P95K0 6 P96K0 5 P97K0 4 P100K0 3 P101K0 2 P102K0 1 P103K0 0 P79K1 7 P80K1 6 P81K1 5 P82K1 4 P84K1 3 P85K1 2 P86K1 1 P87K1 0 P63K2 7 P64K2 6 P65K2 5 P66K2 4 P213P213 P223D2 P147A7 P152A6 P178A5 沈阳航空工业学院课程设计报告 20 P184A4 P185A3 P203A2 P111A1 P110A0 P78B7 P93B6 P99B5 P107B4 P108B3 P19B2 P124B1 P125B0 利用表 2 3 中的输入参数作为输入数据 逐个测试输出结果 即用 XCV200 实验板的开关 K0 K1 及 K2 控制数据输入 同时观察数码显示管和发光二极管 显示结果 得到如图 3 1 及表 3 2 所示的硬件测试结果 图图 3 1 硬件测试结果图硬件测试结果图 沈阳航空工业学院课程设计报告 21 表表 3 2 硬件测试结果硬件测试结果 输入信号输入信号输出信号输出信号 SCKCLR X0 X81 1 Y0 Y80 1 S0 S16 对表 3 2 与表 2 3 和图 2 1 的内容进行对比 可以