接口与通信技术 第八章.ppt

第八章总线与接口标准 计算机的总体性能是各个子系统性能的综合体现 而各个子系统之间的协同工作能力取决于总线接口性能 掌握各种接口及其最新技术 使之有机地结合在一起 可使你的系统提升到更高的水平 第一节概述第二节系统总线第三节通信总线 第一节概述总线和接口标准是计算机系统的重要组成部分 它负责在CPU和系统中其它部件之间来回传送信息 它的性能好坏直接影响到计算机系统的工作效率 包括精度与速度 可靠性 可扩展性 可维护性等多项性能 一 总线接口概览自从1984年IBMAT问世以来 PC系统就以模块化 可扩展性和标准接口等方式 不断强化性能 抢占大型机系统的地盘 从而推动了个人电脑的发展 并大大延长了生存周期 随着终端 主机模式逐渐被客户机 服务器模式所取代 大型机终于隐身后台 一 数据总线接口自从IBMAT问世至今 个人电脑使用了很多接口规范 有些至今还在使用 它们是ISA EISA VESA PCI SCSI AGP等 还包括IBM的独家技术MCA 1 ISA IndustryStandardArchitecture 总线 它是PC中最常见的总线 直译即工业标准总线 ISA存在一系列的不足 传输速率低 占用硬件中断资源 不支持即插即用 PlugandPlay 但ISA良好的兼容性及广泛的应用 使得板卡厂商一时还无法彻底抛弃它 2 MCA MicroChannelArchitecture 总线 为提高系统总线性能 IBM在PS 2中推出了MCA 即微通道总线 1987年当MCA问世时 就已具备了非常先进的性能 32位带宽 线主控 BusMastering 与仲裁 即插即用等 MCA的缺点之一是DMA 直接存储器存取 控制器性能差 且不兼容ISA卡 由于MCA非开放技术标准 使兼容机制造商放弃了对IBM的追随 随着PS 2的停产 MCA也在PC中消失 3 EISA全称ExtendedIndustryStandardArchitectureBus 即扩展工业标准总线 EISA具备优于ISA的先进性能 32位带宽 总线主控模式与仲裁 即插即用 同时保持了对ISA扩展卡的兼容性 由于EISA主板价格昂贵 EISA在台式机中并不多见 多用于服务器 与MCA的命运差不多 EISA由于性能和成本方面的原因 早已退出了历史舞台 4 VESA全称是VideoElectronicsStandardsAssociation 即视频电子标准协会 VESA是一种以ISA为基础的局部总线 运行于33MHz 不但旧的ISA卡可以照常运行 而且新的VESA视频卡 I O卡也能发挥更高的性能 VESA以高性能 低成本及向下兼容性好而得到广泛的应用 不过由于它是专为486系统设计的 与奔腾的结合存在兼容性问题 VESA几乎无法支持2个以上的VESA扩展卡 也不支持即插即用 5 PCI总线 PeripheralComponentInterconnectLocalBus 即外设组件互联局部总线 它由Intel于1993年提出 其致胜法宝是芯片组中的PCI专用控制器 实现总线仲裁与控制 也使PCI适用范围超出了主板 其开放的标准便于其他厂家设计扩展卡 PCI总线由于具备以下优点 而成为PC的高速通用I 0接口 类似内存突发存取的PCI突发模式 PCI总线主控改进了传输性能 PCI2 1的64位66MHz高速模式提供了4倍于普通PCI的性能 已用于Compaq DECAlpha工作站 良好的兼容性 可设置同步模式或异步模式 可支持4个以上PCI扩展槽等 但PC仍需以ISA总线支持串行和并行外部接口 幸运的是目前外设的速度仍未超过ISA总线的处理能力 6 AGP AcceleratedGraphicsPort 即加速图形接口 是PCI高速总线的一种特殊形式 AGP总线也是32位带宽 但工作频率为66MHz 比PCI高一倍 AGP方案在CPU和显卡间建立二者专用的非扩展通道 故称为接口而非总线 显存用于帧缓存 显卡动态借用内存来处理图形计算 好处是明显的 专用的非扩展通道容易实现 视频性能得到加速 可采用先进图形技术 AGP不仅增强了图形性能 也释放了PCI总线 进而扩大了其他子系统的吞吐能力 二 存储设备接口PC的存储器接口规范有IDE ATA PlO ATA 2 FastATA FastATA 2 ATA 3 UItraATA AYAPI EIDE UDMA等 目前广泛使用的技术标准是UltraATADMA33 简称UDMA33 UItraATADMA66 简称UDMA66 UDMA33采用高速的DMA33传输模式 在33 3MB s速率下工作 UltraATA兼容IDE ATA 更为常用的UltraATA标准是ATA66 支持66 6MB s的速率 ATA规范的先进性使得非硬盘设备也希望采用标准的ATA方式 但ATA协议命令集并不支持所有的非硬盘设备 所以就制订了ATAPI ATAProgramingInterface 标准 以广泛支持光驱 磁带机 大容量软驱 ZIP盘等新型I 0设备 三 SCSI接口从IBMAT时代起 就存在着一个与IDE ATA并存的竞争对手 SCSI接口规范 SCSI SmallComputerSystemInterface 小型电脑系统接口 作为普及程度第二的硬盘接口 SCSI比IDE ATA接口具有显著的优点 例如构成硬盘阵列以便均衡负载和实现容错 多为高端系统所采用 SCSI在家用及商用机中罕见的主要原因是其价格较贵 配置较难 比起IDE仅具接口涵义 SCSI可算高级多了 它是系统级别的总线 在每个SCSI设备上都有独立的智能控制器 在系统的集体管理下调度SCSl通道中的数据流 SCSI可以连接多种不同的设备 不像IDE ATA接口那样主要连接硬盘设备 SCSI自下而上的设计使它更像外设的第二总线 高性能 可扩展与兼容性更是在现存PC总线标准中无出其右 SCSIl 最初的SCSI标准 于1986年成为ANSI标准X3 131 1986 仅提供8台设备 8位 窄 总线和5MB s的低速 SCSI2 SCSI2于1990年被纳入ANSI标准 SCSl2在SCSI1的基础上提供了FastSCSI通讯协议 倍增了SCSl1的速率 WideSCSI将8位加宽到16位甚至32位总线 支持总线设备达16台 改进了高密度线缆及接插件 有源终结器 命令排队机制等 SCSI3 提出了UltraSCSI 在SCSI线缆上实现20MB s速率 若采用WideSCSI则带宽加倍 尤其引人注目的是 SCSI3提出了串行SerialSCSI Firewire 火线 概念 四 USB通用串行总线接口 USB UniversalSerialBus 标准制定于1996年 是新的外部总线规范 支持高达12Mb s的数据速率 一个USB接口可以连接多达127个外部设备 例如鼠标 键盘和Modem USB不但对即插即用支持非常好 更支持热插拔 这些特性使得USB设备能够在不关机的情况下安装并使用 1 USB1 1版 提供2种传输速率 12Mb s的全速模式 支持低速至中速设备 速率低于8Mb s 低速模式以1 8速度时钟 1 5Mbps的速率 支持相应的众多低速设备 与常见的外部串行接口不同 USB采用同步通信协议 尤其适合游戏与电话等同步设备 如果设备耗电超过500mA或距离超过5米 可使用USB有源中继 例如带有USB中继转接口的彩显或键盘 5米USB集线器 10米USB有源中继转接器等 所以USB可以支持多个设备 对于大量数据传输 达到理论传输全速12Mb s时 USB在一毫秒内传输1500Bytes的帧数据 其中约1 6为通信协议开销 实际传送的数据只有5 6即约10Mb s 单个USB设备可望获得约900KB s的数据速率支持 连接多个USB外部设备时 可望接近1 2MB s的数据速率 在用途方面 交互设备通常要求10Kb s l00Kb s的数据速率支持 USB提供廉价易用的多设备热插拔能力 而一般多媒体设备 如电话 音频 ISDN 压缩视频等 则要求500Kb s 10Mb s的同步数据速率支持 USB同样可提供廉价易用的多设备动态插拔能力 并且传输延迟与传输带宽能得到保证 2 USB2 0 USB2 0已于2000年4月27日由Compaq HP Intel Lucent Microsoft NEC和Philips正式对外发布 作为新一代USB标准 USB2 0兼容所有USB1 1外部设备 线缆与连接件 支持原来只能利用PCI等总线的高性能外部设备 数据速率达480Mb s 等于USB1 1的40倍或1394 火线 的1 2倍 使它成为并行总线的有力竞争对手 USB2 0不仅使USB大提速 而且使更多设备可以经由USB连接到PC 诸如高清晰数字会议视频设备 新的彩色扫描仪和彩色打印机 快速存储设备 高速刻录机 宽带xDSL和CableModem USB2 0版继承了USBl 1的1 5Mb s低速模式和12Mb s全速模式 新建立了480Mb s的HS高速模式 五 IEEE1394 火线 Firewire IEEE1394 火线 是由Apple开发并成为IEEE1394 1995标准的点对点电缆连接串行总线 数据速率达l00Mb s 400Mb s 1394视总线为内存或插槽 64位地址 10位网络ID 6位节点ID和48位存储地址 可以连接63个节点 设备 每个节点寻址空间高达281TB 1394高速并支持同步数据流以确保传输的数据速率 是视频设备高速实时数据的理想传输方式 1394高速灵活 支持即插即用 热插拔和设备供电 与USB的区别在于1394更快也更贵 主要用于视频和图像传输 Apple的MacG4配有单内置FireWire端口 连接宽带实时数字视频音频同步摄录机 速率达32MB s 几乎等于UltraWideSCSI的速度 因此行家戏称1394为 SCSIvoodoo 而 火线 硬盘接在Pismo笔记本的总线式1394端口无需交流电源就能使用 VST公司的外置 火线 硬盘体积小得可放进衬衣口袋里 携带使用非常方便 火线 将彻底改变移动通讯与高速数据存取 Apple推出FireWire3 0驱动程序后 从 火线 外置硬盘启动电脑也能实现 由此可以看出 USB2 0与1394在技术上类似 但1394并非专为电脑用途设计的 而USB为电脑设备提供廉价的即插即用 消除 用户不友好 的外部接口 如串口 并口 游戏口等 1394却被电子业接纳为下一代消费电子产品的连接方式 因此 未来二者愈加相似而且并存 二 总线和接口标准的分类从以上众多的总线中 可以对总线分类 总线的分类方法很多 从总线的性质和应用来看 可分成4大类 1 片内总线是指微处理器的内总线 在微处理器内部用来连接ALU CU和寄存器堆等逻辑功能单元 2 片间总线用来连接一块电路板内各元器件的总线 如微处理器 存储器芯片 I O接口芯片等3 内总线内总线是微机系统内连接各插件板的总线 又称系统总线 如STD总线 ISA总线 MCA总线 PCI总线 ISA总线等 4 外总线又称通信总线 用以实现微机系统与微机系统 微机系统与其它仪器或设备之间的相互连接 如RS 232C RS 485总线 微机与智能仪器之间所采用的IEEE 488 VXI总线 USB和IEEEl394通用串行总线等 本章将重点介绍系统总线和通信总线 第二节系统总线系统总线多种多样 这里只介绍IBM PC微机的系统总线 包括ISA EISA STD和PCI总线等 一 ISA总线ISA总线也称AT总线 是由Intel公司 IEEE和EISA集团联合开发的与IBM PC AT原装机总线意义相近的系统总线 它具有16位数据宽度 最高工作频率为8MHz 数据传输速率达到16MB s 地址线24条 可寻访16M字节地址单元 它是在早期的62线PC总线基础上再扩展一个36线插槽形成的 分成62线和36线两段 共计98线 其62线插槽的引脚排列及定义 与PC总线兼容 ISA总线98根线分成5类 地址线 数据线 控制线 时钟线 电源线 其插槽引脚分布 如表8 1所示 现简要介绍如下 1 地址线SA0 SA19和LA17 LA21 SA0 SA19 是可锁存的地址信号 LA17 LA21为非锁存信号 由于没有锁存延时 因而给外设插板提供了一条快捷途径 SA0 SA19加上LA17 LA21可实现16MB空间寻址 其中 SA17 SA19和LA17 LA19是重复的 2 数据线数据线SD0 SD7和SD8 SD15 其中SD0 SD7为低8位数据 SD8 SD15为高8位数据 3 控制线 1 AEN 地址允许信号 输出线 高电平有效 AEN 1 表明处于DMA控制周期 AEN 0 表示非DMA周期 此信号用来在DMA期间禁止I O端口的地址译码 2 BALE 允许地址锁存 输出线 这信号由总线控制器8288提供 作为CPU地址的有效标志 当BALE为高电平时 将SA0 SA19接到系统总线 其下降沿用来锁存SA0 SA19 3 IOR I O读命令 输出线 低电平有效 用来把选中的I O设备的数据读到数据总线上 在CPU启动的I O周期 通过地址线选择I O 在DMA周期 I O设备由DACK选择 4 IOW I O写命令 输出线 低电平有效 用来把数据总线上的数据写入被选中的I O端口 5 SMEMR和SMEMW 存储器读 写命令 低电平有效 用于对A0 Al9这20位地址寻址的1MB内存的读 写操作 6 MEMR和MEMW 低电平有效 存储器读 写命令 用于对24位地址线全部存储空间读 写操作 7 MEMCSl6和I OCSl6 它们是存储器16位片选信号和I O16位片选信号 分别指明当前数据传送是16位存储器周期和16位I O周期 信号由外设卡发给系统板 8 SBHE 总线高字节允许信号 该信号有效时 表示数据总线上传送的是高位字节数据 9 IRQ3 IRQ7和IRQ10 IRQl5 用于作为来自外部设备的中断请求输入线 分别连到主片8259A和从片8259A中断控制器的输入端 其中IR0 留给数据协处理器使用 不在总线上出现 这些中断请求线都是边沿 上跳边 触发 三态门 驱动器驱动 优先级排队是IRQ0最高 依次为IRQl IRQ8 IRQ15 然后是IRQ3 IRQ7 10 DRQ0 DRQ3和DRQ5 DRQ7 来自外部设备的DMA请求输入线 高电平有效 分别连到主片8237A和从片8237ADMA控制器输入端 DRQ0优先级最高 DRQ7最低 DRQ4用于级联 在总线上不出现 11 DACK0 DACK3和DACK5 DACK7 DMA回答信号 低电平有效 有效时 表示DMA请求被接受 DMA控制器占用总线 进入DMA周期 12 T C DMA终末 计数结束 输出线 该信号是一个正脉冲 表明DMA传送的数据已达到其程序预置的字节数 用来结束一次DMA数据块传送 13 MASTER 输入信号 低电平有效 它由要求占用总线的有主控能力的外设卡驱动 并与DRQ一起使用 外设的DRQ得到确认 DACK有效 后 才使MASTER有效 从此该设备保持对总线的控制直到MASTER无效 14 RESETDRV 系统复位信号 输出线 高电平有效 此信号在系统电源接通时为高电平 当所有电平都达到规定后变低 即上电复位时有效 用它来复位和初始化接口和I O设备 15 I OCHCK I O通道检查 输出线 低电平有效 当它为低电平时 表明接口插件的I O通道出现了错误 它将产生一次不可屏蔽中断 16 I OCHRDY I O通道就绪 输入线 高电平表示 就绪 该信号线可供低速I O设备或存储器请求延长总线周期之用 当低速设备在被选中 且收到读或写命令时将此线电平拉低 表示未就绪 以便在总线周期中加入等待状态Tw 但最多不能超过10个时钟周期 17 OWS 零等待状态信号 输入线 该信号为低电平时 无需插入等待周期 除了以上信号外 还有时钟OSC CLK及电源 12V 5V 地线等 不一一介绍 ISA总线的数据宽度为16位 工作频率为8MHz 最大数据传输速率为16MB s 图8 1ISA总线插槽示意图 二 EISA总线EISA总线在结构上与ISA兼容 保护了原有投资 同时又充分发挥32位微处理器的功能 它支持32位地址 可寻址4GB地址空间 32位数据宽度 工作频率为8 33MHz 数据传输率可达33 3MB s EISA总线采用开放结构 插槽要兼顾ISA和EISA两种插板 故EISA总线插槽外观上与ISA总线插槽等长宽高 而内部采用双层引脚结构 两层引脚之间由定位键限位 使上层引脚与ISA插板上的 金手指 接触 下层引脚与EISA插板上的 金手指 接触 EISA总线是在ISA总线基础上 通过增加地址线 数据线和控制线来扩充的 下面介绍EISA总线新增加的信号线的功能 1 BE0 BE3 字节允许信号 32位数据总线分4个字节 本信号指定当前总线周期传送哪个字节 BE0 0 允许传送D0 D7 依次到BE3 0 允许传送D23 D31 2 D16 D31 新增加的数据线 它们与ISA的数据线一起构成32位数据总线 3 LA2 LA16 LA17 LA31 新的地址线 这些线是没有锁存的 4 M IO 用于区分EISA内存周期和EISA的I O周期 5 START 指明EISA总线周期的开始 6 CMD 总线周期中命令的定时控制 7 MSBURST 主设备用此信号指明它有能力完成猝发式周期 8 SLBURST 从设备用此信号向主设备表明它支持猝发式周期 9 EX32 EXl6 低电平指明从控是一块EISA板 可分别支持32位或16位周期 如果在一个周期开始前 这两个信号均为高电平 则总线按ISA规范工作 10 EXRDY 一个从控用来在总线周期中插入等待状态 11 MREQn 第n号主控请求总线的信号 12 MAKn 第n号主控已接管总线 13 LOCK 封锁信号 主控用此信号排斥其他主控对存储器的存取 最后要指出 EISA的中断线是电平触发 使用集电极开路驱动 允许共享中断线 而ISA则不能 三 STD总线STD总线是国际上流行的一种用于工业控制的标准微机总线 1987年 STD被批准为IEEE 961标准 STD总线开始推出时 是针对当时的8位微型计算机的 随着技术的发展和应用的需要 STD总线经过修订和改进 利用复用技术 在原定义的56个总线信号之下 实现了STD总线支持20位地址 寻址1MB的直接寻址能力 在保证同现有I O插件板兼容的条件下 提供全16位的数据传输能力 目前STD总线已由56个信号发展到114 136个信号 1989年美国的EAITECH公司开发出了32位的STD32 为高档的STD微机系统的发展提供了有利条件 STD总线采用公共母板结构 即其总线布置在一块母板 底板 上 板上安装若干个插座 插座对应引脚都是连到同一根总线信号线上 系统采用模块式结构 各种功能模块 如CPU模块 存储器模块 图形显示模块 A D模块 D A模块 开关量I O模块 等等 都按标准的插件尺寸制造 各功能模块可插入任意插座 只要模块的信号 引脚都符合STD规范 就可以在STD总线上运行 因此可以根据需要组成不同规模的微机系统 STD总线采用56线双列插座 插件尺寸为165 1mm 114 3mm 是8位微处理器总线标准 可使用各种型号的CPU 下面介绍56线STD总线的引脚定义 STD总线的56根信号线 按其功能可分为4类 电源线 引脚1 6 53 36 数据总线 引脚7 14 地址总线 引脚15 30 和控制总线 引脚31 52 分别说明如下 1 电源线引脚1 4接 5V主电源 引脚5接 5V或接备用电池 引脚6接 5V或作掉电状态线 引脚53 56为辅助电源引脚 与主电源不共地 2 数据总线总线数据为8位 双向 三态 其方向由当前主控决定 它也可用来扩展地址线A16 A23 这时是数据和地址分时复用线 3 地址总线总线地址为16位 三态 由当前主控产生 供存储器或I 0设备作地址译码 需扩展地址时 可使用数据总线分时复用 4 控制总线控制总线共22条 可分成如下5组 1 存储器和I O控制线 WR 存储器或I O写 三态 输出线 由当前主控板产生 表明主控向存储器或I O设备写数据 RD 存储器或I O读 由当前主控板产生 表明主控从存储器或I O设备读取数据 要求被寻访的设备在RD下降沿后一定时间送出数据 如不能在规定时间内送出数据 则应发出WAIT信号使主控模板处理器插入等待周期 协调双方的速度 IORQ I O请求 输出线 由主控板发出 表明要对I O设备进行读 写或其他特定操作 它与RD或WR组合起来实现指定的I O操作 MEMRQ 存储器请求 输出线 由主控模块发出 表明对存储器进行读 写或其他特定操作 它与RD或WR组合实现指定的存储器操作 IOEXP I O扩展 可由任一插板产生 用来扩展或允许I O端口访问 高电平表明访问扩展的I O地址 低电平表明访问基本I O地址 MEMEX 存储器扩展 可由任一插板产生 用来扩展或允许存储器访问 低电平为允许访问主系统 非扩展的 存储器 高电平可用于存储器覆盖 如覆盖引导程序 主控模块可以切断主系统存储器 而使用扩展的存储器 2 外围设备定时控制线 REFRESH 刷新 由当前主控板或其他微处理器控制板发出 用于刷新动态存储器 MCSYNC 机器周期同步 由现行主控产生 在处理器的每个周期出现一次 表明一个机器周期的开始 分时复用的扩展地址 可用此信号锁存地址线 以与数据分离 STATUS0 状态控制信号0 由当前主控产生向外围设备提供的辅助定时 STATUSl 状态控制信号1 与STATUS0意义相同 3 中断和总线控制线 以下几种请求线均为集电极开路或漏极开路 BUSRQ 总线请求信号 具有总线控制功能的插板要使用总线时 需向主控模块发出总线请求信号 主控响应后 即可使用总线 主控应在完成当前机器周期之后挂起当前操作 释放全部三态线 BUSAK 总线响应信号 由主控产生 表明总线可被临时主控使用 主控一旦响应 就释放总线 并给出此信号对总线请求信号进行响应 INTRQ 中断申请 由从控向主控提出中断申请 当主控接受中断时 它应发出INTAK来响应 INTAK 中断响应 由主控产生 表明已为响应中断作好准备 对于向量中断 中断设备应在INTAK期间把中断号放在数据总线上 WAITRQ 等待申请 可由任何主控或从控产生 当要求当前主控进行等待状态时发此信号 以便在处理器周期进入等待状态 此信号变高时结束等待状态 慢速设备可用此信号匹配速度 NMIRQ 非屏蔽中断请求 这是最高优先权的中断请求 用于掉电一类情况的处理 当有总线请求时 BUSRQ的优先权高于NMIRQ 4 时钟和复位线 SYSRESET 系统复位 集电极 漏极开路 该信号由电源上电检测电路或复位按钮触发产生 送到所有需要初始化的电路的插件上 PBRESET 按钮复位 集电极 漏极开路 作为系统复位电路的一个输入 可由任何插件产生 CLOCK 处理器时钟 由主控制器产生 作为系统时钟源 CNTRL 控制信号 可以是内部电路产生的一个实时时钟信号 处理器时钟的倍数 高于处理器时钟几倍 信号或由外部输入一个时钟作特殊时钟定时用信号 5 优先权链接线 优先权链接线有2条 PCI 优先级输入 和PCO 优先级输出 用于串联中断或总线控制 每块模板都产生一个输出PCO 接到下一块优先级较低的模板的PCI输入 或者说 PCI由优先级较高的上一块模板的PCO送来 需要占用优先权的模板 应使其输出PCO为低电平 不需要占用优先权的模板 使其输出PCO为高电平 因此 若一个插板检测到PCI输入为高电平 则该模板有最高优先级 四 PCI总线为了充分发挥Pentium微处理器的全部资源 为其配备高性能 高带宽的总线 也为了适应Windows图形用户界面的快速发展 以及多媒体技术的广泛应用 要求系统具有高速图形处理和I O吞吐能力 这使得原有的ISA EISA总线远远不能适应需求并成为整个系统的主要瓶颈 为此 1991年下半年 Intel IBM Compaq和Apple等100多家公司联合制定了PCI总线标准 PCI总线的英文名称 PeripheralComponentInterconnectSpecialInterestGroup 外围部件互联专业组 简称PCISIG PCI是一种先进的局部总线 已成为局部总线的新标准 广泛用于当前高档微机 台式 工作站 以及便携式微机 PCI总线支持64位寻址 PCIV2 0版本支持32 64位数据总线 总线时钟为25 33MHz 数据传输率达132 264MB s PCIV2 1版本支持64位数据总线 总线速度为66MHz 最大数据传输率达528MB s 866 这是最初IBMPC总线的100倍 PCI的优良性能使它成为当前Pentium系列芯片的最佳选择 现在所有Pentium主板都使用了PCI总线 一 PCI总线特点1 PCI总线采用数据线和地址线复用结构 减少了总线引脚数 从而可节省线路空间 降低设计成本 目标设备可用47引脚 总线主控设备可用49引脚 2 PCI提供两种信号环境 5V和3 3V 并可进行两种环境的转换 扩大了它的适应范围 3 PCI对32位和64位总线的使用是透明的 它允许32位和64位器件相互协作 4 PCI标准允许PCI总线扩展卡和元件进行自动配置 提供了即插即用的能力 5 PCI总线独立于处理器 它的工作频率与CPU无关 可支持多机系统及未来的处理器 6 PCI有良好的兼容性 可支持ISA EISA MCA SCSI IDE等多种总线 同时还预留了发展空间 二 PCI总线信号定义PCI总线规定了两种PCI扩展卡及连接器 即主板插槽 长卡与短卡 长卡提供64位接口 插槽A B两边共定义了188个引脚 短卡提供32位接口 插槽A B两边共定义了124个引脚 除去电源 地 未定义引脚之外 其余信号按功能分类列于图7 3中 PCI总线标准所定义的信号线总数为120条 包括电源 地 保留引脚等 通常分成必需的和可选的两大类 如果是主控设备 则必需信号为49条 从设备的必需信号为47条 可选的信号为51条 主要用于64位扩展 中断请求 高速缓存支持等 利用这些信号线可以处理数据 地址 实现接口控制 仲裁及系统功能 主设备是指取得了总线控制权的设备 而被主设备选中以进行数据交换的设备称为从设备或目标设备 节点 各信号线功能定义如下 AD0 AD63 双向三态信号 为地址与数据多路复用信号线 C BE0 C BE7 双向三态信号 为总线命令和字节允许多路复用信号线 FRAME 持续的 低有效的双向三态信号 为帧周期信号 由当前主设备驱动 表示一次访问的开始和持续时间 IRDY 持续的 低有效的双向三态信号 为主设备准备好信号 该信号有效表示发起本次传输的设备能够完成一个数据周期 TRDY 持续的 低有效的双向三态信号 为从设备准备好信号 该信号有效表示从设备已做好完成当前数据传输的准备 STOP 持续的 低有效的双向三态信号 为停止数据传送信号 该信号有效表示从设备要求主设备终止当前的数据传送 LOCK 持续的 低有效的双向三态信号 为锁定信号 该信号有效表示驱动它的设备所进行的操作可能需要多个传输才能完成 IDSEL输入信号 为初始化设备选择信号 在参数配置读写期间 用作片选信号 DEVSEL 持续的 低有效的双向三态信号 为设备选择信号 该信号有效表示驱动它的设备已成为当前访问的从设备 REQ 低有效的三态信号 为总线占用请求信号 该信号有效表示驱动它的设备要求使用总线 GNT 低有效的三态信号 为总线占用允许信号 该信号有效表示要求使用总线的请求已被获准 PERR 持续的 低有效的双向三态信号 为数据奇偶校验错误报告信号 SERR 低有效的漏极开路信号 为系统错误报告信号 INTA INTB INTC INTD 低有效的漏极开路信号 用来实现中断请求 后三个只能用于多功能设备 SBO 低有效的输入输出信号 为试探返回信号 SDONE 高有效的输入输出信号 为监听完成信号 REQ64 持续的 低有效的双向三态信号 为64位传输请求信号 表示当前主设备要求采用64位数据传输 ACK64 持续的 低有效的双向三态信号 为64位传输响应信号 表示从设备将按64位传输数据 PAR64 高有效的双向三态信号 为奇偶双字节校验信号 是AD32 AD6和C BE4 C BE7的校验位 RST 低有效的输入信号 为复位信号 CLK 输入信号 为系统时钟信号 TCK 测试时钟 在TAP操作期间用于为测试时钟状态信息和测试数据输入 输出设备提供时钟 TDI 测试数据输入 用于把测试数据和测试命令串行输入到设备 TDO 测试数据输出 用于把测试数据和测试命令串行输出到设备 TMS 测试方向选择 用于控制测试访问端口控制器的状态 TRST 测试复位 用于初始化测试访问端口控制器 三 PCI总线的系统结构PCI总线与奔腾机内部总线组合构成了多总线系统结构 PCI总线允许在一个总线中插入32个物理部件 称为设备 每一个物理部件可以含有最多8个不同的功能部件 称为功能 除去用于生成广播消息的一个功能部件地址外 在一条PCI总线上最多可有255个可寻址功能部件 在PCI系统中 处理器并不是位于PCI总线上 处理器与RAM位于主机总线上 它具有64位数据通道或更宽以及更高的运行速度 指令和数据在CPU和RAM之间快速流动 然后数据被交给PCI总线 PCI负责将数据交给PCI扩展卡或设备 如果需要 也可将数据导向ISA EISA MCA等总线或控制器如IDE SCSI以便进行存贮 驱动PCI总线的全部控制由PCI桥 PCIbridge 实现 PCI总线桥是一种智能型的设备 它能将单一数据请求归结成成组传送请求 然后再在存储器与输入 输出设备之间交换这些成组传送的信息 即使微处理器本身不支持这种成组传送操作方式 像80486就不能执行成组写操作 经过PCI总线桥支持 也能实现这种成组传送方式 因此 PCI总线桥实际是总线控制器 能实现主机总线与PCI总线的适配耦合 它在与主机总线的接口中引入了FIFO缓冲器 使PCI总线上的部件可以与CPU并行工作 四 PCI总线操作PCI总线额定的时钟频率在0到133MHz之间 这种方式在由电池供电的系统里非常有用 在机器空闲工作方式下 它有效地减少了电源消耗 数据总线采用的是多路传送操作方案 这种方案可以使接插件管脚引线既能当作地址线传送地址信息 又能作为数据线传送数据信息 通常 PCI总线总是在主控设备和从属设备 目标设备 之间交换信息 所谓主控设备是指只对系统总线有控制权的设备 而从属设备是指只对访问请求给予响应的那种设备 PCI总线存取操作通常是由两个操作步骤组成的 一个是地址操作步骤 另一个是数据操作步骤 在读操作周期 通常要用3个时钟脉冲周期时间 第一个时钟时间用来输出地址信息 第二个时钟是将地址线传送操作转换成数据访问操作 第三个时钟用来传送数据 使用标准的32位总线宽度 其数据传送速率为44MB s 对于写周期而言 就不再需用将地址线传送数据操作转换成数据访问操作了 在两个时钟内可完成一次写操作 其数据传送速率比读操作周期快了50 达到66MB s 如上所述 PCI总线配备有一种功能非常强的成组方式 BurstMode 在这种操作方式下 在地址线操作步骤之后 紧跟着就是一次数据量不受限制的数据传送操作 在进行成组传送操作时 发送设备和接收设备都是根据自身情况各自独立更新各自地址 每次传送操作仅需用1个时钟周期时间 在使用32位数据总线进行成组传送操作时 其数据传送速率高达到264MB s 由于如下两大特点 使得PCI总线成组传送方式特别有用 第一个特点是 PCI总线桥拥有将单个处理机访问 有时这种处理机访问速度有可能比PCI总线33MHz的时钟频率还要高 合并成一次成组传送操作的能力 由此而避免了一种潜在的瓶颈现象 第二个特点是 PCI总线桥拥有在一次成组传送操作过程中传送的字节数不受限制的能力 即使处理机自己有可能把一次成组传送的字节数限定在某一范围之内 像Pentium微处理机就把每次成组传送的规模限制在32个字节之内 刚好是一个Cache行大小规模 但PCI总线则不受处理机这一限制的制约 为了避免PCI总线上的某个设备 长时间霸占 PCI总线 给PCI上的每个设备都配备了一个延时计时器 用这个延时计时器给每一个设备规定它能使用总线的最长时间 五 AGP总线AGP总线 AGP图形加速端口 AcceleratedGraphicsPort 是Intel公司提出的一种PC平台上能充分改善对3D图形和全运动视频处理的新型视频接口标准 是一种用来连接CPU和图形加速器的比PCI更快的总线 显示卡显示内存中不仅有影像数据 还有纹理数据 Z轴的距离数据及Alpha变换数据等 特别是纹理数据的信息量相当大 如果要描绘细致的三维 3D 图形 就要求显存容量很大 再加上必须采用快速的显存 使显示卡价格昂贵 因此 为了既能增加纹理数据的储存能力 又能降低产品的成本 一个有效的办法就是将纹理数据从显示内存移到主内存 以便减少显示内存的容量 从而降低显示卡的成本 然而 当纹理数据从显示内存移到主内存时 由于纹理数据传输量很大 例如 显示1024 768 16位真彩色的3D图形时 纹理数据的传输速度需要200MB s以上 这样高的传输速率 若要从主存通过PCI总线传送到显存 PCI总线是难以胜任的 因而成为系统的主要瓶颈 AGP在主内存与显示卡之间提供了一条直接的通道 使得3D图形数据不通过PCI总线 直接送入显示子系统 这样就能打破由于PCI总线形成的系统瓶颈 从而实现了以相对低价格来达到高性能3D图形的描绘功能 通过AGP接口把主存和显存直接连接起来 其总线宽度为32位 时钟频率是66MHz 能以133MHz的频率工作 最高传输速率达532MB S 一 AGP总线的特点AGP是专门为点对点的图形器件设计的 并非为了替代PCI总线 它是PCI总线的增强和扩充 在PCI总线下 许多外设如高速硬盘驱动器 高速网络适配卡 调制解调器 声卡等均需使用PCI总线传输数据 而PCI总线的数据带宽有限 峰值传输率为528MB s 若再加一个需大量数据传输的3D显示卡 PCI总线就会不堪重负 因此导致了AGP总线的产生 故AGP的设计核心是是在PC机上实现高性能的3D图像 AGP的性能特点有 1 为3D图形显示提供高带宽 为PCI的4倍 使突发数据传输率达532MB s 2 采用管线技术 边带寻址 在66 6MHz的时钟信号上升沿和下降沿可同时传送数据 相当于使工作时钟频率提高了两倍 达到133MHz 若数据宽度为32位 有效传输速率可达532MB s 3 可直接对系统内存中的纹理图像进行处理 AGP允许图形控制器与系统内存的无缝连接 不必将纹理数据预载到本地显存上 即AGP将纹理数据置于帧缓冲区 即图形控制器的内存 之外的系统内存 从而让出帧缓冲区和带宽供其他功能使用 以获得更高的屏幕分辨率 或者允许Z缓冲产生更大的屏幕面积 这种允许显示卡直接操作主存的技术称为DIME DirectMemo Excute 4 并行操作系统允许在CPU访问系统RAM的同时 AGP显示卡访问AGPRAM 显示带宽也不与其他设备共享 从而进一步提高了系统的并行工作性能 5 减少了总线拥塞 提高了处理效率 PCI总线就象一条单行线 其显示卡从内存中取得数据时 如同从显示卡开出一辆空车到内存去装货 必须等到该车将货物运回来后 才能发出下一趟车 这样在发出请求和得到数据之间有很多时间是在等待 AGP总线对此作了很大改进 AGP更象一条高速公路 不但改善了路面质量 因为把图形数据转到专用的通路 去掉了占用PCI带宽的因素 仅仅纹理数据便要用掉40MB s 50MB s AGP承担了PCI的这一负担 提高了车速 提高了时钟频率 而且增强了总线控制器的功能 这样使得从AGP显示卡可以连续发出多辆车 减少了等待内存的寻址时间 大大提高了处理效率 二 AGP的工作模式AGP有3种工作模式 1 2和 4 4模式正在计划之中 目前尚未正式推出 AGP的工作模式如表7 2所示 1工作模式 直接内存访问DMA DirectMemoryAccess 模式 2工作模式 直接内存执行DIME DirectMemoryExcute 模式 当AGP总线工作在DMA模式时 AGP总线先将系统内存中的纹理和其它数据装载到图形加速器的本地内存中 接着图形加速器的各种处理工作如纹理映射 明暗度调整 Z向缓冲等都在本地内存中执行 在此模式下 AGP与基于PCI的图形加速器的工作方式大致一样 图形加速器只是拥有了AGP总线高速数据传输的优势 当AGP总线工作在DIME模式时 图形数据可直接在系统内存中执行 而不需要将原始数据全部传输到图形控制器 例如3D图形的一些特定操作 如传输量最大的纹理映射可在系统的内存中直接处理 然后图形控制器将处理过的数据传输到显示缓冲区 这样做的好处是可减少主内存和图形控制器之间的数据传输量 同时也节省了图形控制器的本地内存 为实现以上功能 就要求图形控制器必须能访问系统的主内存 能在主内存和显示内存之间传送数据 由此可以看出 要想真正得到良好的3D图形描绘能力 应该采用 2及以上的工作模式 三 AGP与PCI的关系采用AGP的目的是为了使3D图形数据越过PCI总线 直接送入显示子系统 这样就能突破由PCI总线形成的系统瓶颈 而不是要用AGP去取代PCI 也不可能取代 因为AGP并不是系统总线 另外 AGP是在PCI总线的版本2 1基础上 经过扩充而产生的 因此 它既具有PCI的一些特性 同时 又有一些性能超过了PCI 两者的主要性能指标如表7 所示 第三节通信总线通信总线 即外总线 是实现系统或设备间互联的一类总线 在系统与设备间可以以两种形式通信 即并行通信与串行通信 支持并行通信的总线为并行总线 如IEEE488 SCSI等 支持串行通信的总线为串行总线 如RS232C USB IEEE1394等 一般而言 并行总线具有传输速率高 传送距离较近的特点 串行总线具有传送距离远 传输速率较低的特点 目前 两类总线都有其广泛的用途 一 IEEE 488总线IEEE488总线 是HP公司在20世纪70年代为解决各种仪器仪表与各类计算机接口互不兼容的麻烦而研制的通用接口总线HP IB 1975年IEEE委员会以IEEE488标准予以推荐 1977年IEC 国际电工委员会 又对该总线加以推荐 并命名为IEC IB HP享有该总线所有对接技术的专利 IEEE488总线包括8条双向数据线 3条字节传送控制线和5条通用控制线 它可以将计算机 电压表 电源 频率发生器等装置通过1条488总线电缆连接起来 IEEE488系统以机架层叠式智能仪器为主要器件 可以以积木方式构成开放系统 一 IEEE 488总线的特点IEEE 488总线有如下特点 1 8位数据线可以传输ASCII码或二进制数据 也可以传送必要的状态和控制字 2 允许系统中的任何两个设备之间直接通信 3 采用位并行 字节串行 三线联络和异步传送等技术 允许不同速度的设备工作在同一系统内 最高传输率为1MB S 4 系统组建容易 只要两头带24芯接头的无源电缆将系统内的各器件互联起来即可 最多可连接15个设备 信息传输最远距离为20m 5 该系统中的各设备可根据各自的需要 配备十个接口功能中的若干个 无需强求一致 6 输入输出信号电平标准 低电平 0 8V为逻辑1 高电平 2V为逻辑0 连接在IEEE 488总线上的各个设备 可以具备接收并行数据 称为听者 发送并行数据 称为讲者 和控制系统 称为控者 这三种功能中的一种 二种或全部 但在任何时刻 仅能有一个控者 在传送数据时 仅能有一个讲者 可以有一个或多个听者 在一般的应用中 主要是将测量仪器的数据送到计算机中 经过处理后 再发送到测量仪器或输出设备去 因此 计算机便有控者 讲者和听者三种功能 外部设备仅作为听者或讲者 或听 讲者 二 IEEE 488总线各线的功能IEEE 488总线共有24条线 其中8条数据线 8条地线 3条联络线和5条管理线 其引脚分配如表7 4 各线的功能说明如下 1 DIO1 DIO8 数据线 为双向 用于传输数据 地址 设备命令及状态信息 2 GND 8条接地线 3 DAV NRFD和NDAC三条联络线 低电平有效 DAV DataAvailable 数据有效信号线 是由讲者控制的 IEEE 488是实现系统之间并行传送数据的总线 即把发送设备的数据传送到接收设备 或者说把作为讲者设备的数据传送到作为听者的设备 那么讲者什么时候把数据送到数据总线上 听者什么时候接收数据呢 当讲者把数据送到数据总线上时 就使DAV有效 当听者检测到DAV有效后 知道讲者已把数据送到数据总线上 听者就可接收数据 NRFD NotReadyForData 没准备好接收数据的信号线 是由听者控制的 讲者发送数据给听者 并不是任何时候都可以 而必须等到听者准备好接收数据时再进行 否则即使讲者把数据送到数据总线上 听者也不能接收 NRFD正是表示听者是否准备好接收数据的信号 只有当听者准备好了 即NRFD无效时 高电平 讲者才能发送数据 按道理用RFD信号比用NRFD信号更直观 RFD有效表示准备好 RFD无效表示没准备好 如果只有一个听者的情况 完全可以用RFD非信号代替NRFD信号 但是如果有多个听者的情况 用RFD就有问题了 由于IEEE 488是采用负逻辑 RFD有效 应表示所有的听者都准备好了 RFD无效则表示至少有一个听者没准备好 然而RFD有效所反应的不是所有听者都准备好了的唯一的一种情况 而是只要有一个听者准备好了RFD就有效 所有的听者都准备好了RFD也有效 正是由于这个原因 用NRFD信号而不用RFD信号 NDAC NotDataAccept 未接收完数据的信号线 是由听者控制的 只要有一个听者未接收完数据 此信号就有效 当所有听者都接收完数据时 此信号无效 图的上部是数据线 下部是三条联络线 DAV是由讲者操纵的 NRFD和NDAC是由听者操纵的 传送开始时 由于讲者没有准备好发送数据 听者没有准备好接收数据 所以在数据线DIO上没有传送的数据 如图中 讲者做好了发送数据的准备 把要发送的数据送到数据线上 如图中 而后 讲者检测听者操纵的NRFD线 由于在数据传送时 讲者只能有一个 而听者可以有多个 讲者检测听者何时都准备好 NRFD为高电平 当听者都准备好后 如图中 讲者使DAV有效 如图中 通知听者可以接收数据线上的数据了 此时听者NRFD非有效 图中 反映了听者正在接收这次的数据 当然没准备好接收下一次的数据 图中 反映听者开始接收数据 等到所有听者都接收完这次数据 图中NDAC无效 高电平 当讲者检测到听者都接收完数据后 使DAV无效 如图中 再准备送下一次数据 当听者检测到DAV无效后 使NDAC有效 如图中 至此 一个