EDA简单数字时钟设计.doc

EDA技术实训报告项目名称： 数字时钟仿真设计 专业班级： 微机101 学 号： 周圣礼 姓 名： 100507127 连云港职业技术学院信息工程学院 2012年 1 月 2 日一、设计目的和背景及要求31.1 背景31.2 目的3设计的指标：31.3 设计要求3二、设计总体方案及原理42.1 总体方案框图42.2 设计原理42.3 元器件的选择及功能分析4三、单元元件设计分析53.1计数器5（1）60进制计数器5（2）12进制计数器6（3）24进制计数器63.2 分秒组成电路73.3 校时电路73.4 整点报时电路83.5 12小时制与24小时制的切换10四、总电路图10五、总结111、设计过程中遇到的问题及解决办法112、实训心得11一、设计目的和背景及要求1.1 背景数字时钟是采用数字电路实现对时、分、秒数字显示的计时装置，广泛应用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可缺少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字时钟的精度，远远超过老式钟表，钟表的数字化给人们生活带来了极大的方便，而且大大扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.2 目的本设计主要讲述简单数字钟的设计过程，主要介绍数字时钟电路的基础知识和基本功能电路，其中内容主要包括电路设计思想、电路设计基本单元及电路设计过程。电路设计过程包括六部分的设计，震荡电路设计、分频电路设计、“时、分、秒”计数器电路设计、译码器显示电路设计、校时电路设计、整点报时电路的设计。设计的指标：1、显示时、分、秒。2、可以24小时制或12小时制切换。3、具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。钟源可以手动输入或借用电路中的时钟。4、具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。5、为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。由于数字钟在各行各业得到极为高度的关注和越来越广泛的应用，使我对它也产生了浓厚的兴趣，刚好借助于EDA技术实训，动手做一做，去揭开它那神秘的面纱。1.3 设计要求 1、画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 2、设计各个功能模块的电路图，加上原理说明。 3、选择合适的元器件，在Multisim上仿真验证、调试各个功能模块的电路，在仿真验证时设计、选择合适的输入信号和输出方式，在验证电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。 4、对电路作相关仿真分析。二、设计总体方案及原理2.1 总体方案框图12或24切换分计时器校时电路整点报时振荡器显示显示秒计时器时计时器显示进位进位 图2.1 总体框架图2.2 设计原理由振荡器产生稳定的1Hz的脉冲信号，作为标准秒脉冲信号。秒计数器计60后向分计数器进位，分计数器计满60后向小时进位，小时计数器可以12小时或24小时切换。当开关打到12小时的时候，满12后清零，重新开始计时（24小时同理）。计数器的输出直接送到带内置译码器的LED显示器。计时出现误差时可以用校时电路进行校时，校分，校时电路是用一个开关接到一个高电位上，当全按一下开关就传来一个高位脉冲，计数器加一。2.3 元器件的选择及功能分析本次实训是基于Multisim2001软件平台实现的，所以原先由振荡器产生稳定的标准脉冲，由信号发生器来代替。秒、分、时计数器由74LS160来构成。校时电路连线用用RS触发器实现锁定、防抖动功能。整点报时电路有逻辑门组成，带有一个蜂鸣器。三、单元元件设计分析3.1计数器秒信号经秒计数器，分计数器，时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路。“秒”和“分”计数器应为六十进制，“时”计数器应为二十四进制或十二进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。74LS160是同步十进制计数器，基于Multisim仿真软件，调出74LS160芯片按F1可查看其相应的引脚功能。（1）60进制计数器如图3-1所示，图3-1计时器由两片74160构成，采用置数法，计数器可以看做U3和U4两个部分，分别为十位和个位。60进制，即从00开始至59，所以提取条件59。十位为5，个位为9。其对应的二进制数位0101,1001，为了提高电路的抗干扰能力，防止波形出乱，所以采用一个带施密特触发器的四输入与非门。（2）12进制计数器同60进制计数器提取出条件11，即0001和0001。如图3-2图 3-2（3）24进制计数器 同理得图3-3图3-33.2 分秒组成电路计数器已经完成，剩下来的工作就是逐级连接。“分”和“秒”都是相同的74LS160D构成的60进制计数器。在连接时，“秒”的条件59由一个带有施密特触发器的四输入与非门输出，将其输出端接入“分”的CLK，即脉冲端，这样就可以实现“分”和“秒”的“进位”。如图3-4图3-4组成的数字钟如图3-5所示图3-53.3 校时电路校时电路使用开关控制，分、时的校时。A控制对时的校时，B控制对分的校时。要求实现对分进行校时的时候，不向“时”进位。采用自动实现对时和分的校时。为了使校时不受到干扰，在校时电路中还加入了防抖动电路，用于消除输入脉冲的不稳定性，确保校时和计时的稳定与准确。其主要原理：先截断正常的计数通路，然后再将校正频率加到校正的单元的输入端，校正好后，再转入正常计时状态即可。如图3-6所示。图3-63.4 整点报时电路电路应该在正点10秒前报时，蜂鸣器一秒响一秒停的响五次。即在59分50秒到59分59秒期间，报时电路控制信号完成报时，隔一秒响一次。也就是50、52、54、56、58秒响。当时间在59分50秒至59分59秒期间，可以观察到“分”一直是59，是不变的，即十位为0101，个位为1001；因此可将分计数器的十位QC、QA，个位的QD、QA接入一个四输入的与门中。5059秒之间，“秒”的十位是不变的，即一直是0101，故将“秒”十位的QC、QA接入到一个二输入的与门中。接下来就是“秒”个位的状态问题。根据其要求，一秒响一秒停，四个输出端，所以得其真值表为，如真值表3-7所示QAQBQCQD输出00001000100010100110010010101001101011101000110010真值表3-7运用Multisim上的逻辑转换仪可以得到，因为逻辑转换仪中的输入正好与实际电路中的输出端相反，所以实际。即“秒”个位的QA接入一个与非门。将以上三个电路同时接入一个与门，与门输出端接一个蜂鸣器并接一个灯显示。如图3-8所示。图3-83.5 12小时制与24小时制的切换切换功能比较简单了，前面已经提取出12进制，24进制的条件，只需用一个单刀双掷开关即可。如图3-9所示图3-9四、总电路图总图五、总结1、设计过程中遇到的问题及解决办法首先遇到的问题就是在“秒”和“分”进位方面，刚开始提取计数器循环条件时，用到的是与非门。但是在进位的时候“秒”的十位为4的时候就向“分”发出脉冲信号。经过查阅相关资料，调用74LS13D带有施密特触发器的与非门。施密特触发器有“回差特性”能够对波整形，提高电路的抗干扰能力。其次就是在把校时器接入电路中的问题，主要表现为，接入后，时分不工作，或只有其中一个工作。但是经过逐一检查，判断高低电平以及利用相关仪器检测信号等。最终解决问题。2、实训心得通过一周的EDA技术实训，远远不能满足我们对知识的需求。这门课是基于Multisim等电路仿真软件进行的。可以看出，这是的软件和硬件已经很模糊，即使是硬件也能在软件的平台上实现。更方便，危险性大大降低。对于这门课，细细体会得知，这更是锻炼我们逻辑思维的能力。以及锻炼我们解决问题的能力。在整个实训过程中，当拿到这个实训项目。我首先在在脑海中构想出一个项目的总框架；其次想到把这个整体划分为若干个小单元，然后各个击破，当然一次完成一个整体很难，但是先完成一个个的小单元是比较简单的；最后再将这些小的单元连接成一个整体。这些就锻炼出我们做事的能力以及考虑一件事情的全面性。完成后，我们需要调试，调试中会遇到各种问题，这时我们要发现问题并解决问题。解决问题有很多种方法，可以就一个问题，顺藤摸瓜，最终找到其错误的根源。无形中锻炼了我们分析问题和解决问题的能力