CD4013中文资料.docx

CD4013：双D触发器中文资料CD4013由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。838电子新艺图库图CD4013引脚图图CD4013内部电路图 图3 CD4013逻辑图Truth Table 真值表功能:Symbol 符号Parameter 参数Conditions 条件-40+25+85Units 单位最小最大最小典型最大最小最大IDDQuiescent DeviceCurrent 静态电流VDD=5V,VIN=VDD or VSS4.04.030AVDD=10V,VIN=VDD or VSS8.08.060VDD=15V,VIN=VDD or VSS16.016.0120VOLLOW Level Output Voltage 低电平输出电压|IO| 1.0 AVDD = 5V0.050.050.05VVDD = 10V0.050.050.05VDD = 15V0.050.050.05VOHHIGH Level Output Voltage 输出高电平电压|IO| 1.0 AVDD = 5V4.954.954.95VVDD = 10V9.959.959.95VDD = 15V14.9514.9514.95VILLOW Level Input Voltage 输入低电平电压|IO| 1.0 AVDD=5V,VO=0.5V or 4.5V1.51.51.5VVDD=10V,VO=1.0V or 9.0V3.03.03.0VDD=15V,VO=1.5Vor13.5V4.04.04.0VIHHIGH Level Input Voltage 输入高电平电压|IO| 1.0 AVDD=5V,VO=0.5V or 4.5V3.53.53.5VVDD=10V,VO=1.0Vor9.0V7.07.07.0VDD=15V,VO=1.5V or 13.5V11.011.011.0IOLLOW Level Output Current 输出低电平电流 (Note 4)VDD = 5V, VO = 0.4V0.520.440.880.36mAVDD = 10V, VO = 0.5V1.31.12.250.9VDD = 15V, VO = 1.5V3.63.08.82.4IOHHIGH Level Output Current 输出高电平电流 (Note 4)VDD = 5V, VO = 4.6V-0.52-0.44-0.88-0.36mAVDD = 10V, VO = 9.5V-1.3-1.1-2.25-0.9VDD = 15V, VO = 13.5V-3.6-3.0-8.8-2.4IINInput Current 输入电流VDD = 15V, VIN = 0V VDD = 15V, VIN = 15V-0.3 0.3-10-5 10-5-0.3 0.3-1.0 1.0ACL (Note 1)DRSQQ0000110010x00QQxx1001xx0110xx1111Absolute Maximum Ratings 绝对最大额定值:DC Supply Voltage 直流供电电压 (VDD)-0.5 VDC to +18 VDCInput Voltage输入电压 (VIN)-0.5 VDC to VDD +0.5 VDCStorage Temperature Range储存温度范围 (TS)-65 to +150Power Dissipation功耗 (PD)Dual-In-Line 普通双列封装700 mWSmall Outline 小外形封装500 mWLead Temperature (TL)(Soldering,10seconds) 焊接温度260Recommended Operating Conditions 建议操作条件:DC Supply Voltage 直流供电电压 (VDD)+3 VDC to +15 VDCInput Voltage输入电压 (VIN)0 VDC to VDD VDCOperating Temperature Range工作温度范围 (TA)-40 to +85DC Electrical Characteristics 直流电气特性:AC Electrical Characteristics 交流电气特性:65120tTHL, tTLHTransition Time过渡时间VDD = 5V100200nsVDD = 10V50100VDD = 15V4080tWL, tWHMinimum Clock Pulse Width最小时钟脉冲宽度VDD = 5V100200nsVDD = 10V4080VDD = 15V3265tRCL, tFCLMaximum Clock Rise and Fall Time最大时钟上升和下降时间VDD = 5V15msVDD = 10V10VDD = 15V5tSUMinimum Set-Up Time 最低设置时间VDD = 5V2040nsVDD = 10V1530VDD = 15V1225fCLMaximum Clock Frequency 最大时钟频率VDD = 5V2.55MHzVDD = 10V6.212.5VDD = 15V7.615.5SET AND RESET OPERATION SET和复位操作tPHL(R),tPLH(S)Propagation Delay Time传递延迟时间VDD = 5V150300nsVDD = 10V45130VDD = 15V6590tWH(R), tWH(S)Minimum Set and Reset Pulse Width最低限度和复位脉冲宽度VDD = 5V90180nsVDD = 10V4080VDD = 15V2550CINAverage Input Capacitance 平均输入电容Any Input57.5pF 图4 切换时间波形应用电路：置位和复位电路图5（左）和图（右）中的CD4013是CMOS双D触发器，这类电路置位和复位信号是高电平有效，由于开关闭合时电容可视为短路而产生高电平，使RD=1，Q=0；若将此信号加到SD，则SD=1，Q=1;置位、复位过后，电容充电而使RD（SD）变为0，电路可进入计数状态。 图5cd4013百科名片在电子技术中，N/2(N为奇数)分频电路有着重要的应用，对一个特定的输入频率，要经N/2分频后才能得到所需要的输出，这就要求电路具有N/2的非整数倍的分频功能。CD4013是双D触发器，在以CD4013为主组成的若干个二分频电路的基础上，加上异或门等反馈控制，即可很方便地组成N/2分频电路。目录结构组成 工作原理 N/2分频电路 特性编辑本段结构组成图1是3/2分频电路。IC1、IC2均接成二分频器，所以该电路是由四分频电路与反馈控制电路组成，计数脉冲由异或门F1输出。fi既作为分频信号又作为时钟脉冲接入异或门的一个输入端，从四分频电路的IC2的Q2输出端引出反馈信号作F1的另一输入端。输出信号fo从IC1的Q1端输出。图2是其工作波形。 编辑本段工作原理设电路初始状态均在复位状态，Q1、Q2端均为低电平。当fi信号输入时，由于输入端异或门的作用(附表是异或门逻辑功能表)，其输出还受到触发器IC2的Q2端的反馈控制(非门F2是增加的一级延迟门，A点波形与Q2相同)。在第1个fi时钟脉冲的上升沿作用下，触发器IC1、IC2均翻转。由于Q2端的反馈作用使得异或门输出一个很窄的正脉冲，宽度由两级D触发器和反相门的延时决定。当第1个fi脉冲下跳时，异或门输出又立即上跳，使IC1触发器再次翻转，而IC2触发器状态不变。这样在第1个输入时钟的半个周期内促使IC1触发器的时钟脉冲端CL1有一个完整周期的输入，但在以后的一个输入时钟的作用下，由于IC2触发器的Q2端为高电平，IC1触发器的时钟输入跟随fi信号(反相或同相)。本来IC1触发器输入两个完整的输入脉冲便可输出一个完整周期的脉冲，现在由于异或门及IC2触发器Q2端的反馈控制作用，在第1个fi脉冲的作用下得到一个周期的脉冲输出，所以实现了每输入一个半时钟脉冲，在IC1触发器的Q1端取得一个完整周期的输出。 编辑本段N/2分频电路图3是5/2分频电路。IC1、IC2、IC3三级D触发器级联为8分频电路，电容C起滤波作用，输出信号fo从IC2的Q2端输出。电路中有Q1、Q3两个反馈控制。从图4工作波形可知，Q1的反馈信号中每两个反馈信号中就有一个受到Q3反馈波形的影响，所以在A点仅能形成几百毫微秒宽的脉冲。由于电容C的作用，Q1的反馈信号(即一窄脉冲)被滤除掉，如图4波形A的虚线所示。最后在Q2端输出fo信号。fo每变化一个周期，对应于输入信号fi的两个半周期，即fo的频率为fi的2/5。 图5是7/2分频电路。该电路与图3相似，区别在于电路中一个反馈信号在图3中是从Q1端引出的，而图5是从Q2端引出的，fo信号从Q2端输出。电路有Q2、Q3两级反馈，由于Q2反馈信号受Q3反馈的影响，在A点仅能形成几百毫微秒宽的窄脉冲，此窄脉冲被电容C滤除掉，因此Q2反馈不起作用，电路实际上只有一个Q3反馈，因而使得fo输出信号每变化一个周期，对应于fi输入信号的三个半周期，即fo的频率为fi的2/7。其工作波形如图6所示。 上面介绍的N/2分频电路仅限于N7，当N7时，可根据分频N值的大小，相应增加二分频级数，并恰当引接反馈信号走线，便可得到N7的分频电路。下面仅介绍一例9/2分频电路，如图7所示。图8是其工作波形。 IC1IC4四级D触发器组成16分频电路，fo信号从Q3输出，电路有Q1、Q4两级反馈。其工作原理与上述有关分频电路相似，波形图上A点虚线脉冲表示为电容C滤除掉的Q1反馈信号。从图8中可知，只要fi输入四个半周期的时钟信号，就输出一个周期信号fo，即fo的频率为fi的2/9。 编辑本段特性从以上几个N/2分频电路可得到如下几个特性： 1.电路工作原理是，在第n个周期，末级两分频器的输出为高电平时，输入时钟脉冲的上升沿使分频电路工作；在第n1个周期，末级两分频器的输出为低电平时，输入时钟脉冲的下降沿使分频电路工作。 2.电路采用的是异步触发形式，各触发器的初始状态不会影响到分频的功能。如果要求初始状态为“0”状态，可以将D触发器的复位端R引出，接至复位控制电路。 3.输入