EMC的EM仿真.doc

EMC的EM仿真：控制干扰/TM/EMC_s_EM_simulation_control_interference.htm技术分类： 测试与测量 | 2010-09-29 Paul Rako，EDN技术编辑对产品做EM（电磁）辐射仿真有助于确保通过FCC（联邦通信委员会）与CE（欧洲合格评定）测试，使项目跟上计划进度。每款产品都必须做EMC（电磁兼容）测试。FCC要求的测试是，保证产品EM辐射不会干扰无线电、电话与电视的工作。除了EM辐射测试以外，产品还必须具备电磁抗扰度，即一个确定EM脉冲的尖峰不会显著干扰产品的性能（参考文献1）。做EM仿真需要复杂的软件工具。这些仿真必须同时考虑到一个宽广频率范围内的大小特性（图1）。另外，还必须选择一种适当的仿真方法，它可以是一种时域技术，如FEM（有限元方法），或者一种基于频率的方法，如MOM（矩量法）。对于大型问题，需要将仿真打碎为子域，或使用渐近方案技术。 一旦拥有了强大的计算机和正确的软件，还必须为软件输入物理与电气数据，方法是采用数据库输入，或送入Gerber与DXF（图形交换格式）文件格式的机械配置，并手工输入介电常数与电路板堆叠结构。最后，必须为软件提供激励数据，如用Spice或S参数数据，或使用对产品中某个子系统的近场仿真结果。Spice与场求解器不可能用Spice去仿真EMC，因为Spice是一种针对Kichhoff方程的矩阵算术的计算型求解器，它采用的是分立元件的集总元素模型。最好的情况是，可以用Spice做一根有损传输线的建模，确定其对信号的影响，但无法给出辐射到空间中的场。对于这个问题，需要场求解器做仿真（参考文献2）。场求解器采用有限元、网格和迭代法，为电路设计解算Maxwell方程。EM仿真软件必须考虑设计的机械结构以及使用的材料（见附文1“计算机的能力”）。尝试用于仿真的最高频率以及电路的大小决定了将要面对的场求解问题的规模。10MHz时的波长为30m，这意味着1cm的走线要比波长小得多（图2）。软件可能要使走线与较小区段相吻合，以迭代到一种方案。30m波长几乎均匀地作用于1cm走线上。设想打到一艘军舰上的一个2cm波长10GHz雷达信号。场求解器软件必须将军舰分成数百个微小的网格，船体表面的每个平方厘米都要放入10个甚至100个网格。一艘金属军舰的表面并不是纯粹反射，因此软件必须做3维网格，这就有更多的计算元素，因为还要包括内部区。运行软件的工作站需要数百G字节的内存，用于存储这些网格的中间计算结果，要解算覆盖这么大面积的场需要花几个月时间。可以将问题打碎成为很多域，用迭代解算法，从而解决存储器问题，但这种方案花的时间更多。当你做EMC测试时，很小的机械特性也会带来性能的大变化。盖子上的一条缝，一根错误的走线，或IC封装上的一个铝制散热片，都可能使产品通不过EMC辐射测试。这些机械特性的作用就像天线一样，因此它们也可能接收周围的能量，使产品的电磁抗扰性能不佳。标准要求的符合性频率是在960 MHz以上。因此，EMC的仿真是一个需要大量运算的宽带问题。你必须对这些频率都做仿真；于是，仿真一个大型系统要花的时间是不可接受的。即使对一个相当简单的产品，问题的复杂性也足以让人生畏。另外，还有很多现象也对EMI（电磁干扰）起作用，包括走线的电场辐射、电感的磁场，以及电缆辐射和接受的电磁场。一个典型的EM仿真策略是将问题切分成碎片，并且要看是相对测量还是绝对测量。你需要了解客户使用产品的方式，将自己的EMC分析划分成可管理的片断，然后评估这些片断相对于整个问题的关系。叠加原则可能很有助益。据说，对于全线性系统，两个以上激励在给定位置与时间上产生的净响应，等于每个激励单独造成的响应之和。如果三个主要贡献因素影响着你的EMI特征，那么可以单独激励每一个因素，必要时要使用不同的技术，然后将结果以RMS（均方根）方式加总，前提是它们不相关。不过，有时一个系统会影响到另一个系统，它们有相互作用。仿真了PCB（印刷电路板）后，此仿真就表述为一个辐射模型，然后将其插入到一个较大组件中。虽然你可以用类似的信号来仿真PCB的辐射，但你可能有一些，它不仅有电场，也有磁场。围绕这些元件有一个外壳，而产品伸出的电缆都是会辐射能量的天线，使产品无法通过EMC测试，并且也会接收能量，使电路无法通过抗扰度测试。你可能还要决定分立的辐射样式如何加到总辐射水平上。这个决策可能揭示出非线性电路的可怕现实，如为了获得好的效率而将功率驱动到饱和状态。叠加技术不适合于非线性系统，它会使你低估了来自电路的辐射。技术的选择场求解器公司的数学与软件专家们开发了很多方法，帮助你做EM仿真。你可以使用2维仿真程序，如HyperLynx和SIwave（信号完整性波形），评估一块PCB的EMC。修正电路卡上的信号完整性与电源完整性问题通常也就修正了EMC问题。你可以对低频和较小的物理问题采用时域仿真。时域技术的主要好处是：它们能使用加快算术运算的GPU（图形处理单元）卡。 REMCom技术解决方案公司的培训、应用及咨询经理James Stack报告说，增加一个GPU可将求解器速度提高30倍，而装备了四个GPU卡的计算机可以将速度提高150倍。CST（计算机仿真技术）公司的技术支持与工程副总裁David Johns称，他的公司的时域求解器使用一只GPU时，解决问题的速度要快12倍。不幸的是，在较高频率时，时域技术不是求解EM场的最佳方式。对于较慢信号来说，FEM与时域场求解技术工作良好，而对较高速度和较大问题，就是MOM与渐近求解器大展身手的地方了（表1）。明智的方法是在一台拥有大量内存和多个CPU核心的PC工作站上，使用基于频率的求解器。Feko和CST这类公司使用MLFMM（多级快速多极法）技术，它用少量计算功率即可解算出大型问题。当问题更大，并且必须工作在高于10 GHz频率时，就必须采用可以作渐近分析的专用求解器。在有些仿真中，一个物理域会影响另一个物理域（见附文2“多物理场对设计的影响”）。来自Cadence、Mentor Graphics与Zuken公司的有些产品拥有为仿真软件获取电气与物理信息的工具。当用这些供应商的工具做PCB设计时，供应商会提供有关PCB层堆叠与材料的完整描述，于是，他们的信号完整性与场求解器工具就可以在仿真时使用这个数据。另外要确保点工具可以接收你的PCB数据。CST与Sigrity公司可接受Cadence、Mentor、Zuken与AlTIum的数据库，这些工具和很多其它工具还接受ODB（开放数据库）+的PCB制造数据，它定义了PCB的物理结构与材料。SPEAG与2Comu这些全波仿真供应商都熟悉3维数据库，可以接受输入STEP（产品模型数据交换标准）、IGES（初始图形交换规范）、DXF，以及其它机械实体建模输出格式（图3）。一旦进入了仿真程序，程序会用与方法相关的算法匹配这些实体。定义机械形状以及物理设计的介电常数只是EMC分析问题的一个部分。当使用时域技术时，只能将正确的时域波形置于走线的末端。IBIS（I/O缓冲信息规范）是一个驱动管脚波形的时域查找表，它可以描述一只管脚上信号的上升与下降。你还必须定义管脚上的数据；PBRS（伪二进制序列）通常适用于表述一个功能产品上信号的频谱成分。你可以使用IBIS-AMI（算术建模接口）来定义正在使用中芯片的预加重电路和均衡器，但它不能定义产品运行时将出现的实际波形。一般情况下，只将一个PBRS用到IBIS-AMI块中。同时，你的设计可能以有数百个可能互相作用的走线（图4）。S参数是在高频下，表述EM噪声源的频谱成分的最佳方式。一个PCB块的S参数表述仍然无法给出该块将输出的频谱成分，除非你用产品正常使用时的典型信号正确地激励了这个块。使用针对EMC的EM仿真确实会导致一个“先有蛋还是先有鸡”的问题。有时，正确表示辐射频谱的唯一东西是装在真正机箱内的一块工作电路板。这种情况下，当可以对其作简单测试时，问题的仿真可能就没有意义了，但做仿真仍很重要。你必须知道自己的仿真在哪里偏离了实际结果，并在仿真结果和实际结果之间作一个校正，这样可以改进自己的模型、网格或技术。这种方案也许无法为正在做的产品节省时间，但可以为下一个产品的开发节省数月甚至数年时间。从一个Spice仿真中获得的结果创建了一个近场模型，以后可以将其输入到一个3维求解器中，这是一种保持对自己EMC问题控制能力的好方法。EM仿真的工具没有一个独立软件可以做EMC分析。你应该将一组软件工具结合起来，帮助应对EMC的问题。例如，板级工具可以保证信号走向符合你的意愿，而不致辐射到空间去。所有企业级PCB公司都有很好的场求解工具，能辅助获得信号的完整性（参考文献3）。Mentor Graphics公司的HyperLynx工具可能最具知名度，但Cadence、Ansoft与Zuken也有强大的工具，可用于有数百条或数千条走线的PCB。SiSoft公司提供类似于HyperLynx的信号完整性工具。Sigrity Systems公司提供的软件可作为一种点工具，插入到PCB流程中。此工具可发现电源完整性与信号完整性问题互相影响的方式(见附文3“SI与电源完整性也很重要”）。一旦拥有了一块设计良好的PCB，就必须像一名RF板设计师那样去处理问题。RF设计软件公司包括Agilent ADS、AWR Microwave Office、Ansoft、Sonnet、CST，以及很多其它公司，它们都可以帮助你应对难以处理的EMC分析工作。大多数这些公司还提供插入式软件，如Agilent的ADS中的EMPro软件，它可以完成EM建模。这些工具还考虑了金属箱以及电路周围的屏蔽，可以对设计的电气与机械之间的关系作出评估，这是RF设计的内在需求。RF设计者都知道，机盖打开后，电路的性能就有变化。RF设计工具可以对机壳的散热开口建模，告诉你在某个频率下，从开口中发出的辐射量。 当PCB工作时，其激发作用产生的随机场是一个更难应对的问题，但场求解器公司CST与Ansoft都演示了解决它的方法。你要对多根走线使用真实波形的时域仿真，去做一个仿真。然后获取来自PCB辐射的一个近场表述。在源的短距离上，电场与磁场并不直接相关，因为它们要通过空间作波形传播。然后，将这个近场结果插入到全波求解器中，就可以计算出产品外壳、电缆和其它机械特性的作用（图5）。软件不会思考采用场求解器的EM仿真并不能提供一剂对EMC的万用灵药。此外，它们也不是解决设计灾难的魔幻精灵。场求解器供应商强调，计算机仿真只是整个设计过程的一部分，而不是当你的产品未通过FCC测试时才想起使用的补偿措施。不能期望一次计算机仿真就能找出所有需要改进的区域。但是，如果你在设计过程中，对设计各个部分使用并了解了仿真，将产品交给FCC和CE测试时就更坦然。很多情况下，计算机仿真中最有价值的事是教给你在一个复杂产品中EM场的非直观行为。做结构、材料和屏蔽工作有助于你理解正在发生的事情，并且可以设计出符合规范要求的产品。当信号频率在GHz量级时，一片FPGA上的鳍状散热片也会成为一个相位阵列天线，在产品中辐射能量。机壳上的散热口亦是相位天线。即使你没有时间或预算去彻底地仿真一个电路板向3m以外辐射的电信号，但仍然可以使用全波仿真。对散热片的宽带仿真会告诉你散热片的谐振频率，以及谐振的频谱样式。你还可以对开口机壳作一个宽带激励。如果散热片的频率与位置会跟随机壳的谐振，那么这些频率就会产生麻烦。修正方法可能很简单，如将散热片旋转90度，或改变鳍片或机壳上开口的间距。场求解器程序有陡峭的学习曲线，尤其是对那些不熟悉3维仿真的工程师（图6）。一旦了解了软件，就必须学习如何输入自己的物理结构与电气激励。这似乎是一个没有尽头的任务，但一旦你通过一次仿真，准确地预测了自己产品的性能，就会看到使用仿真的吸引力（图7）。仿真可以在数小时内评估设计，而不需要花数月时间。它们并不能保证你的产品通过辐射与抗扰度测试，但确实能使你具备了一个相当大的优势，强于那些只简单采用“试验性”方法，试图使自己产品通过FCC与CE认证的公司。你在产品的末期作测试，而此时是否交付产品取决于公司的情况。聪明的工程师们会使用软件仿真，在设计的早期作EMC评估，从而在关键的产品发布期间避免出现高风险的EMC问题。他们仍需要作设计与日程变更，但有充裕的时间高效地解决问题，而不致延迟产品的面市。 参考文献 1. Rako, Paul, RFI: keeping noise out of your designs, EDN, Jan 10, 2008, pg 25. 2. Rako, Paul, Beyond Spice: Fieldsolver software steps in for modeling high-frequency, space-constrained circuits, EDN, Jan 18, 2007, pg 41. 1. Rako, Paul, Swimming in the channel, EDN, March 18, 2010, pg 34. 附文1：计算机的能力当你评估那些帮助你做EMC（电磁兼容性）的软件包时，一定要搞清楚软件包所输入物理模型的格式，以及它们使用了哪种PCB（印刷电路板）软件包。向供应商咨询软件表述激励函数的方法，确认你可以创建这些表述。最后，采购适当类型的工作站。如果你有针对时域仿真的时间和预算，工作站就应该有多只GPU（图形处理单元）。如果你要做较快的频率求解，则需要多核和多CPU机器，并且要有大的内存，以存储仿真过程中产生的中间结果。现代计算机一般可以在数小时内解算复杂的产品，比如计算机般规模的系统。一个关键的性能是计算机一晚能够解算多大的问题。你可以花白天时间作设置，指定结构，然后在下班回家前让场求解器运行起来。第二天早晨，你就能够查看结果，决定是否变更设计或重做仿真。只是要记住，处理EMC问题的工作没有部门界限。修正既有机械方面的也有电气方面的，而做EMC工作的团队需要有权修改一切，从而解决问题。附文2：多物理场对设计的影响有了经验和深思熟虑，就可以结束自己的EMC（电磁兼容性）分析，在过程的各个时点上，使用软件确保通过FCC（联邦通信委员会）与CE（欧洲合格评定）测试。不过要记住，惊讶总是随时可能降临。“多物理场”这个术语表示了仿真中各个域的相互作用，在EMC中经常见到。例如，如果RF能量加热一个呈现居里点的材料，则仿真时不仅必须考虑材料周围空间的电气特性，还包括材料上的热效应。然后还必须计算材料磁特性改变所导致的电场变化。 当产品机箱上的开口影响到产品的热性能和溢出RF量时，就会出现一个更常见的多物理场问题。在这些情况下，机械工程师与电气工程师有不同意见，前者认为要在机箱上采用大开口以降低热量，而后者则力主无开口，以衰减EMI（电磁干扰）。Ansys与Comsol公司有多物理场功能的软件可以在这些相互冲突的部门愿望之间找到折中方案。通过软件对最优冷却点的仿真，至少能为EMC性能提供一些裕度，平息争执，让产品设计能继续下去。同样，软件并不能保证你通过FCC测试，但它提供了一种折中方法，使两个小组可以评估进一步的工作。附文3：SI与电源完整性也很重要场求解器很适合用于评估电路的SI（信号完整性）。求解器还有助于解决PCB（印刷电路板）上的电源完整性问题。这些问题与EMC（电磁兼容）关联的原因是，解决了SI与电源完整性问题，通常也就解决了辐射与电磁敏感性的问题。Ansoft公司产品管理集团总监Lawrence Williams称，SI、电源完整性以及EMC都可归为一个“产品完整性”大类之下。一般可以用一个较简单的2维求解器，辅助设计出有良好信号完整性的PCB。但EMC是一个3维、全波的场求解器问题，如果优化了电路板上的信号完整性与电源完整性，就减少了它的辐射。十几年前，Mentor Graphics公司的HyperLynx工具就预测出了一块复杂PCB在FCC（联邦通信委员会）测试中的性能。自那以后，Mentor Graphics公司从Zeeland收购了3维场求解软件，并加入到HyperLnyx中。这个方案将帮助解算承载6 GHz以上信号的过孔和连接器短脚。在这个速度上，即使PCB也需要采用3维求解器。正如信号完整性对EMC的关系一样，降低了辐射通常也就减少了抗扰度方面的问题。EMC问题三规律和三要素技术分类： EDA工具与服务 | 2010-11-08 我爱研发网EMC（ElectromagneTIcCompatibility）即电磁兼容。它是研究电磁干扰的一门技术。电磁干扰是我们周边电磁能量使电子设备的运行产生不应有的响应。EMC的技术目的在于使电气装置或系统在共同的电磁环境条件下，既不受电磁环境的影响，也不会给环境以干扰。下面我们认识以下EMC领域的三个重要规律和EMC问题三个要素：一、EMC三个重要规律规律一、EMC费效比关系规律：EMC问题越早考虑、越早解决，费用越小、效果越好。在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高；反之，效率就会大大降低，费用就会大大增加。经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。规律二、高频电流环路面积S越大,EMI辐射越严重。高频信号电流流经电感最小路径。当频率较高时，一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的，最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的天线，如不连续的布线或有天线效应之元器件过长的插脚。减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。规律三、环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。二、EMC问题三要素开关电源及数字设备由于脉冲电流和电压具有很丰富的高频谐波，因此会产生很强的辐射。电磁干扰包括辐射型(高频)EMI、传导型(低频)EMI，即产生EMC问题主要通过两个途径:一个是空间电磁波干扰的形式;另一个是通过传导的形式，换句话说，产生EMC问题的三个要素是：电磁干扰源、耦合途径、敏感设备。辐射干扰主要通过壳体和连接线以电磁波形式污染空间电磁环境；传导干扰是通过电源线骚扰公共电网或通过其他端子（如：射频端子，输入端子）影响相连接的设备。 传导、辐射骚扰源-（途径）-敏感受体 近场耦合IT、AV设备可能的骚扰源A）FM接收机、TV接收机本机振荡，基波及谐波由高频头、本机振荡电路产生；B）开关电源的开关脉冲及高次谐波，同步信号方波及高频谐波，行扫描显像电路产生的行、场信号及高频谐波；C）数字电路工作需要的各种时钟信号及高频谐波、以及它们的组合，各种时钟如CPU芯片工作时钟、MPEG解码器工作时钟、视频同步时钟（27MHz，16.9344MHz,40.5MHz）等；D）数字信号方波及高频谐波，晶振产生的高次谐波，非线性电路现象（非线性失真、互调、饱和失真、截止失真）等引起的无用信号、杂散信号；E）非正弦波波形，波形毛剌、过冲、振铃，电路设计存在的寄生频率点。F）对于敏感受体通过耦合途径接受的外部骚扰包括浪涌、快速脉冲群、静电、电压跌落、电压变化和各种电磁场。电磁骚扰的特性单位脉冲的频谱最宽；频谱中低频含量取决于脉冲的面积，高频分量取决于脉冲前后沿的陡度；晶体振荡电平必须满足一定幅度,数字电路才能按一定的时序工作，使晶振产生的骚扰呈现覆盖带宽、骚扰电平高的特点；收发天线极化、方向特性相同时，EMI辐射和接受最严重；收发天线面积越大,EMI危害逾大；骚扰途径：辐射，传导，耦合和辐射、传导、耦合的组合。电源线传导骚扰主要由共模电流产生；辐射骚扰主要由差模电流形成的环路产生。 三、结束语了解EMC三个规律和EMC问题三要素，会使得EMC问题变的有规可循，坚持EMC的规律使得解决EMC问题省时省力，事半功倍。单片机系统的电磁兼容性设计技术分类： 嵌入式系统 | 2010-08-05 嵌入式公社随着单片机系统越来越广泛地应用于消费类电子、医疗、工业自动化、智能化仪器仪表、航空航天等各领域，单片机系统面临着电磁干扰（EMI）日益严重的威胁。电磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。如果一个单片机系统符合下面三个条件，则该系统是电磁兼容的： 对其它系统不产生干扰； 对其它系统的发射不敏感； 对系统本身不产生干扰。假若干扰不能完全消除，但也要使干扰减少到最小。干扰的产生不是直接的（通过导体、公共阻抗耦合等），就是间接的（通过串扰或辐射耦合）。电磁干扰的产生是通过导体和通过辐射，很多电磁发射源，如光照、继电器、DC电机和日光灯都可引起干扰；AC电源线、互连电缆、金属电缆和子系统的内部电路也都可能产生辐射或接收到不希望的信号。在高速单片机系统中，时钟电路通常是宽带噪声的最大产生源，这些电路可产生高达300 MHz的谐波失真，在系统中应该把它们去掉。另外，在单片机系统中，最容易受影响的是复位线、中断线和控制线。1 干扰的耦合方式（1）传导性EMI一种最明显而往往被忽略的能引起电路中噪声的路径是经过导体。一条穿过噪声环境的导线可捡拾噪声并把噪声送到其它电路引起干扰。设计人员必须避免导线捡拾噪声和在噪声引起干扰前，用去耦办法除去噪声。最普通的例子是噪声通过电源线进入电路。若电源本身或连接到电源的其它电路是干扰源，则在电源线进入电路之前必须对其去耦。（2）公共阻抗耦合当来自两个不同电路的电流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个电路决定，来自两个电路的地电流流经共地阻抗。电路1的地电位被地电流2调制，噪声信号或DC补偿经共地阻抗从电路2耦合到电路1。（3）辐射耦合 经辐射的耦合通称串扰。串扰发生在电流流经导体时产生电磁场，而电磁场在邻近的导体中感应瞬态电流。（4）辐射发射辐射发射有两种基本类型：差分模式（DM）和共模（CM）。共模辐射或单极天线辐射是由无意的压降引起的，它使电路中所有地连接抬高到系统地电位之上。就电场大小而言，CM辐射是比DM辐射更为严重的问题。为使CM辐射最小，必须用切合实际的设计使共模电流降到零。2 影响EMC的因数 电压。电源电压越高，意味着电压振幅越大，发射就更多，而低电源电压影响敏感度。 频率。高频产生更多的发射，周期性信号产生更多的发射。在高频单片机系统中，当器件开关时产生电流尖峰信号；在模拟系统中，当负载电流变化时产生电流尖峰信号。 接地。在所有EMC问题中，主要问题是不适当的接地引起的。有三种信号接地方法：单点、多点和混合。在频率低于1 MHz时，可采用单点接地方法，但不适于高频；在高频应用中，最好采用多点接地。混合接地是低频用单点接地，而高频用多点接地的方法。地线布局是关键，高频数字电路和低电平模拟电路的地回路绝对不能混合。 PCB设计。适当的印刷电路板（PCB）布线对防止EMI是至关重要的。 电源去耦。当器件开关时，在电源线上会产生瞬态电流，必须衰减和滤掉这些瞬态电流。来自高di/dt源的瞬态电流导致地和线迹“发射”电压，高di/dt产生大范围高频电流，激励部件和线缆辐射。流经导线的电流变化和电感会导致压降，减小电感或电流随时间的变化可使该压降最小。 3 印刷电路板（PCB）的电磁兼容性设计PCB是单片机系统中电路元件和器件的支撑件，它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对单片机系统的电磁兼容性影响很大，实践证明，即使电路原理图设计正确，印刷电路板设计不当，也会对单片机系统的可靠性产生不利影响。例如，如果印刷板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印刷电路板的时候，应注意采用正确的方法，遵守PCB设计的一般原则，并应符合抗干扰设计的要求。3.1 PCB设计的一般原则要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、成本低的PCB，应遵循以下一般性原则。（1）特殊元器件布局首先，要考虑PCB尺寸的大小：PCB尺寸过大时，印刷线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元器件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元器件的位置时要遵守以下原则： 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 重量超过15 g的元器件，应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印刷板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局，应考虑整机的结构要求。若是机内调节，应放在印刷板上方便调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。 留出印刷板定位孔及固定支架所占用的位置。（2）一般元器件布局根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则： 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列，这样，不但美观，而且装焊容易，易于批量生产。 位于电路板边缘的元器件，离电路板边缘一般不小于2 mm。电路板的最佳形状为矩形。长宽比为3:2或4:3。电路板面尺寸大于200 mm150 mm时，应考虑电路板所受的机械强度。（3）布线布线的原则如下： 输入输出端用的导线应尽量避免相邻平行，最好加线间地线，以免发生反馈耦合。 印刷板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.5 mm、宽度为115 mm时，通过2 A的电流，温升不会高于3。因此，导线宽度为1.5 mm可满足要求。对于集成电路，尤其是数字电路，通常选0.020.3 mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小于0.10.2 mm。 印刷导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。（4）焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于（d+1.2） mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0) mm。3.2 PCB及电路抗干扰措施印刷电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施作一些说明。（1）电源线设计根据印刷线路板电流的大小，尽量加粗电源线宽度，减少环路电阻；同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。（2）地线设计在单片机系统设计中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。单片机系统中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点： 正确选择单点接地与多点接地。在低频电路中，信号的工作频率小于1 MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地的方式。当信号工作频率大于10 MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在110MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。 数字地与模拟地分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地；高频电路宜采用多点串联接地，地线应短而粗。高频元件周围尽量用栅格状大面积地箔，要尽量加大线性电路的接地面积。 接地线应尽量加粗。若接地线用很细的线条，则接地电位会随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于印刷电路板的允许电流。如有可能，接地线的宽度应大于3 mm。 接地线构成闭环路。设计只由数字电路组成的印刷电路板的地线系统时，将接地线做成闭路可以明显地提高抗噪声能力。其原因在于：印刷电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地线上产生较大的电位差，引起抗噪能力下降；若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。 （3）退耦电容配置PCB设计的常规做法之一，是在印刷板的各个关键部位配置适当的退耦电容。退耦电容的一般配置原则是： 电源输入端跨接10100F的电解电容器。如有可能，接100F以上的更好。 原则上每个集成电路芯片都应布置一个0.01 pF的瓷片电容。如遇印刷板空隙不够，可每48个芯片布置一个110 pF的钽电容。 对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。 电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点： 在印刷板中有接触器、继电器、按钮等元件时，操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取12 k，C取2.247F。 CMOS的输入阻抗很高，且易受感应，因此在使用时，对不用端要接地或接正电源。 （4）振荡器几乎所有的单片机都有一个耦合于外部晶体或陶瓷谐振器的振荡器电路。在PCB上，要求外接电容、晶体或陶瓷谐振器的引线越短越好。RC振荡器对干扰信号有潜在的敏感性，它能产生很短的时钟周期，因而最好选晶体或陶瓷谐振器。另外，石英晶体的外壳要接地。（5）防雷击措施室外使用的单片机系统或从室外架空引入室内的电源线、信号线，要考虑系统的防雷击问题。常用的防雷击器件有：气体放电管、TVS（Transient Voltage Suppression）等。气体放电管是当电源电压大于某一数值时，通常为数十V或数百V，气体击穿放电，将电源线上强冲击脉冲导入大地。TVS可以看成两个并联且方向相反的齐纳二极管，当两端电压高于某一值时导通。其特点是可以瞬态通过数百乃至上千A的电流。结 语为了提高单片机系统的电磁兼容性，不仅要合理设计PCB板，而且要在电路结构上及软件中采取相应的措施。实践表明，在单片机系统的设计、制造、安装和运行的各个阶段，都需要考虑其电磁兼容性，只有这样，才能保证系统长期稳定、可靠、安全地运行。加强ESD保护的技巧上网时间：2010-11-04 作者：Chad Marak/Jim Colby 来源：Littelfuse公司中心议题： 加强ESD保护加强ESD保护的技巧的解决方案： 缩短寄生“截断”迹线的长度或LESD 缩短GND迹线长度和/或减少使用通孔数量以便缩短LGND 让特定设计上的LIC/LPORT比尽可能地小 在ESD器件和IC直接添加缓冲电阻器ESD 器件的主要目的是提供电阻最低的接地分流路径。根据这种理念，我们为电路板设计者提供了一种能够让他们计算ESD瞬变时保护器件的有效电阻的方法。该电阻或动态电阻可用于比较和从当今市面上的大量ESD器件中选择最合适的器件。我们得出的结论是，考虑到其他所有寄生效应之后，动态电阻最低的器件能够为设计者提供一举成功的机会。在本文章中，我们将介绍各种技巧，电路板设计者可以用它们帮助自己实现设计所需的ESD等级，从而保证所选的ESD保护器件能够通过在系统ESD测试。背景现代电子设备（从LCD电视到手机）使用的很多芯片集都是采用130nm以下的工艺技术开发而成。这些技术的最低DC电压容差超过3.3V，所以ESD脉冲对这类器件的影响是毁灭性的。并且，“板上”或“片上”ESD保护要求已降至500V，远远低于8kV 现场要求的典型值。因此，考虑到小型芯片集的弱点，电路板设计者不仅需要外部ESD保护，还需要确保它足够稳定。如先前的白皮书所述，在受保护的数据线路或I/O引脚上安装额定电压为8kV的ESD器件并不能保证在系统测试时芯片集本身会通过8kV的电压。通常，ESD器件本身不会提供充足的保护，从而导致芯片集过早损坏。本白皮书提供了几点指导意见，设计者可以用它来加强板上ESD保护。器件布置与布局器件位置和布局对于让ESD保护器发挥最大效用具有至关重要的作用。为此，设计者最好了解各种寄生电感的板级效应。还特别介绍了电感，因为8kV ESD（即30A）时，仅1nH的电感就会通过关联在PCB迹线上产生30V的尖峰电压。在决定ESD器件布局时，应该考虑4种寄生电感，即LESD、LGND、LIC和LPORT，其位置如图2所示。LESD和LGND能够提高箝位电压（或VIC），而LIC和LPORT则对设计者有利。我们先介绍这2种有害电感。LESD和LGND有时，电路板布局不允许将ESD器件直接安装在PCB迹线上面。原因各异，但即使将ESD元件安装在距离受保护数据线路1厘米远的地方也可能会迅速转化为几十伏的电压。GND总线也一样。在某些设计中，ESD器件的GND必须穿过几个通孔，甚至采用迂回路线到达接地面。除了流经ESD器件的ESD电流产生的电压以外，这两种电感还会产生电压尖脉冲（即IPEAKRDYNAMIC）。下述简例说明了LESD和LGND对VIC的影响。在介绍该实例之前，应该指出的是，常见的PCB生产工艺为典型的微带迹线提供了约3nH/cm的电感（假定具有一定的宽度、厚度和介电常数）。考虑到这一点，我们假设具有8kV ESD脉冲和动态电阻为1的ESD器件。并且，我们来看看2种不同的布局，即布局A和布局B，其中LESD=LGND=1.5nH（各0.5cm），LESD=LGND=3.0nH（各1.0cm）。因此，只需要将迹线长度（即LESD和LGND）从0.5cm增加到1cm就可以让将VIC提高75%。图3介绍布局B以及与各个元件有关的电压。LIC和LPORT 很多ESD器件数据手册中经常提到让器件尽可能靠近ESD输入点。这样LPORT/LIC比就会尽可能得低（即LICLPORT）。LPORT的电感未必会影响整体的ESD性能，但LIC的电感则肯定会影响ESD性能。LIC 的非线性会通过大幅削减IC电压来充当ESD脉冲的初始峰值电流的缓冲器。随着电感的降低（即ESD器件越来越靠近IC），电压降也会不断减小，直到无法获得任何优势时为止。所以，将LPORT/LIC比降至最低以便利用PCB迹线的寄生特性对设计者最有利。我们所说的电压降如图4所示。利用LIC和LPORT是提升整体ESD性能的直接方法。然而，无论上述比值有多小，仍然有设计会过早地出现故障。换句话说，LIC未能为峰值ESD电流提供充足的缓冲。有时候，采用先前的技术不足以为给定电路板设计提供最大限度的ESD保护。原因在于流经“片上”ESD结构的电流过多，并且在I/O短接至GND或VCC时被损坏。图5有助于将它弄清楚，表明ESD器件和受保护的IC实际上共同承担了来自于ESD脉冲的电流负载。该数值（负迹线电感）对应于正ESD脉冲，其中保护器件吸收了大多数电流，但是它本质上是一个带有IC的电阻分压器。如图5所示，IC上的轨对轨二极管负责将剩余的或“允通”电流导入VCC（它一般会通过旁路电容器回到GND）。很难确定什么样的等效电阻适于为IC实现ESD保护，但是无疑比板上ESD器件高得多。例如，如果将10的电阻用于实现片上保护（RCHIP），1的RDYNAMIC用于外部ESD保护器，那么流经IC的峰值电流应该是：为了帮助降低流入IC的峰值电流，可以将电阻器串联在外部ESD器件和IC之间，如图6所示。通过增加10的缓冲电阻，就可以将流入IC的峰值电流降低约50%（如本例）。很显然，电阻可以增加10以上，从而进一步降低了允通电流。通常，最高电阻由应用要素决定。还应注意，在将这种技术用于高速应用（如HDMITM和USB3.0）时更要小心。RBUFFER电阻器会干扰线路阻抗，使信号衰减的程度超出了2种标准合规性规范所规定的范围，但是精心的电路板设计可以抵消任何不良影响。尽管如此，电路板设计者还是应该将这种技术保存在工具箱内，并在电路板或在系统ESD 等级降至要求以下时使用。结论如今，现代芯片集对ESD瞬变导致的损坏比以往任何时候都更敏感。由于小型工艺技术的原因，这些IC需要稳定的外部ESD解决方案以便经受住在系统ESD测试的考验。本文介绍了4种电路板设计者可以用来优化ESD解决方案的策略或规程。1. 缩短寄生“截断”迹线的长度或LESD。2. 缩短GND迹线长度和/或减少使用的通孔数量以便缩短LGND。3. 让特定设计上的LIC/LPORT比尽可能地小。4. 如果1-3的电阻不够，则在ESD器件和IC直接添加缓冲电阻器。所有这些方法均旨在降低流经IC的电压，以及限制片上ESD结构必须处理的电流。按照这些简单规则行事能够为电路板设计者提供更稳定、超出行业标准要求的ESD解决方案。设计开关电源电磁兼容性的原理上网时间：2010-11-02 开关电源的中心议题： 电磁兼容的几个重要概念 电磁骚扰传播的一般途径 开关电源的电磁兼容性设计开关电源的解决方案： 完善电路设计 接地设计 滤波设计 屏蔽设计现代技术的快速发展，电气和电子设备的种类不断增加，使得电磁环境日益复杂。在复杂的电磁环境中，各种设备或系统能否正常工作，成为一个急待解决的问题。作为各种设备或系统的重要部分开关电源，既是骚扰源，同时又是被干扰者。大功率开关电源往往是骚扰源。各种开关电源在工作时，往往要产生一些有用或无用的电磁能量，这些电磁能量会影响其他设备或系统的正常工作，这就是电磁骚扰。电磁骚扰有可能使开关电源的工作性能下降，甚至使开关电源的使用寿命缩短，或根本无法正常工作。可见，电磁兼容性设计在开关电源中是非常重要的和不可缺少的。在开关电源中，电磁兼容性设计的目的是使开关电源在预期的电磁环境中实现电磁兼容，其要求是使开关电源满足有关EMC标准的规定并具有如下两方面的能力：能在预期的电磁环境中正常工作，不出现性能下降或故障;对电磁环境无污染。1 关于电磁兼容的几个重要概念1.1 电磁环境电磁环境(Electromagnetic Environment)是指设备或系统在正常工作时，可能遇到的辐射或传导电磁发射电平在不同频率范围内功率和时间的分布。1.2 电磁骚扰电磁骚扰(Electromagnetic Disturbance)是指任何可能引起装置、设备或系统性能下降，或者对有生命或无生命物产生损害作用的电磁现象。电磁骚扰是客观存在的一种物理现象，其产生原因可能是外界因素，也可能是本身的变化。电磁骚扰根据其来源，可分为自然骚扰和人为骚扰两大类。自然骚扰以其发生源不可控为特点，例如电子噪声、天电噪声、地球外噪声、沉积静电等。人为骚扰以其发生源可知并且可控为特点。例如：高频及微波设备、高压设备、开关设备、火花设备、核电磁脉冲等。1.3 电磁干扰电磁干扰(Electromagnetic Interference, 简写为EMI)是指电磁骚扰引起的设备、传输通道或系统性能的下降。电磁干扰是电磁骚扰的后果，引起电磁干扰的可能是另一设备或系统的有用电磁信号，也可能是某种电磁噪声。电磁兼容性(Electromagnetic Compatibility, 简写为EMC)是指器件、设备或系统在所处的电磁环境中正常工作，并不对其环境产生任何难以承受的电磁骚扰的能力。按上述定义，电磁兼容性包含以下两方面的含义：1.4.1 设备或系统应具有抵抗给定电磁骚扰的能力即它应不会受到处于同一电磁环境中的其设备或系统发射的电磁骚扰而产生不允许的工作性能下降。1.4.2 设备或系统不产生超过规定限度的电磁骚扰即它不会产生使处于同一电磁环境中的其他设备或系统出现超过规定限度的工作性能降低的电磁骚扰。2 电磁骚扰传播的一般途径从干扰源把电磁能量传到干扰对象有两种方式：传导方式和辐射方式。从接收器的角度看，耦合可