差分信号在通信传输中的应用.doc

Differential SignalingWhat and WHY?下面这一节将解释什么是差分信号传输技术，为何应用差分信号，以及它的一些好处。What is Differential Signaling? 本人专制贱人，资料共享，完全免费，绝不收费。差分信号利用两根导线来传输数据。在这次讲座中，我们将主要讨论低压差分信号（LVDS）技术，以后还将更为详细的讨论它。我们还将讨论已得到应用的其他几种差分技术。LVDS 驱动器一般为电流驱动器，在接收一侧则一般是简单的 100 欧姆无源端接器。在正引线上，电流正向流动，负引线构成电流的返回通路。接收器仅仅给出A和B 线上的信号差。A 和 B 线共有的噪声或者信号将被抑制掉。高速传输已经是一个实际的需求，这一需求每年以惊人的速度增长。随着处理器变得越来越快，总线速度必须相应提升以满足其要求。随着速度的增加，时间裕度相应减少 于是出现了对高性能接口装置的需求。还记得只能看到文字信息的年代吗？今天你可以在每封 email 中看到图标、图像以及大把大把的各种附件 于是，台式机通过数据网和电信网的连接，推动了对带宽的需求的增长。这张幻灯片示出了信号摆幅变小以及向差分信号转移的趋势。一般，当信号摆幅减小时，噪声裕度也相应降低。然而，LVDS 就不是这种情况，即使它的信号摆幅小于 BTL 或者 GTL 。它可以实现更大的信号裕度。这就是差分信号所带来的好处。TTL/CMOS 逻辑或者摆幅更小的技术（BTL 和 GTL）在底板中的使用，是当前设计工程师们一个共同的选择，但是它们提供的对噪声的抗扰性都达不到 LVDS 信号所具备的水平，消耗的功率过大，端接复杂，而且不易升级。速度信号的转换时间就是你能达到的速度的极限。更高的信号摆幅将需要花更长的时间才能完成转换。一个提高速度的办法就是缩短转换时间，但由于噪声、串扰和功率方面的原因，那是不现实的。为了提高速度，LVDS 通过降低信号摆幅来加快转换过程。更短的转换时间，并不会增加串扰、EMI 和功耗，因为信号摆幅大大减小了。一般来说，这减小了噪声裕度，但 LVDS 可以利用其差分传输方式来解决这个问题，在该方案中，信噪比得以大大提高。上图通过一个只有大信号 1/10 的小信号进行了说明，在相同的 dv/dt 条件下，速度可以提高 7x 以上。但这还不是全部，由于信号小，可以通过提高 dv/dt，达到更高的速度。由于信号摆幅小，LVDS 可以获得速度上的优势而这有助于获得其他方面的好处，如功耗和噪声等。低压差分信令技术在标准 ANSI/TIA/EIA-644-A-2001（这是过去的 ANSI/TIA/EIA-644 的一个修订本） 中得到了详细的说明和规定。该标准只规定了 LVDS 信号电平 传输介质和应用都由用户来决定，这一点使得 LVDS 在种类繁多的各种应用中大有用武之地。事实上，许多系统标准都以 LVDS 作为收发信号格式。TIA 版本是一种一般性的标准，仅规定了驱动器的输出端和接收器输入端的特性。它的目的是为其他的标准所引用，而由这些标准来定义整个接口，包括协议、连接器和媒质，如 SPWG（Standard Panels Working Group）组织制定的针对笔记本电脑的 Camera Link 标准或者 FPD 接口标准。LVDS 在很多特定应用中使用。IEEE 标准则定义了针对 SCI（Scaleable Coherent Interface）应用的 LVDS，在测试、条件和限制方面实现了多样化。这更倾向于具体的垂直应用，但从概念上来说，它们是相同的。LVDS 是一种电流环路信令技术，其电流流动的方向（顺时针或者逆时针）决定了逻辑电平（高或低）。线对中一根线上的电流为 3.5 mA ，从另一根线上返回。端接电阻两端将产生电压（约为 +/-3.5 mA x 100 = +/-350 mV ）。接收机是差分比较器，对该电压的极性进行测量，正电压对应于逻辑高而负电压对应于逻辑低。LVDS 的小摆幅和差分的本质使得它成为一种高速、低噪声和低功耗的技术。恒定而小的输出电流降低了电源/地线噪声，由于信号线对中的电流与电流环路是紧密耦合在一起的，发射的电磁场实现相互抵消，从而减少EMI。这幅简化的图片说明了低压、差分信号技术是如何工作的。电流流过端接电阻，接收装置对电阻两端的电压进行解读。接收机将根据电阻两端的电压发出满幅的 CMOS/TTL 1或0电平。连接线应该被视为传输线距离越增加，对其应愈加关注。由于 LVDS 在本质上属于低电压信，而且有潜在的 EMI 问题，因此，该技术主要适用于几米之内的短距传输。不过由于这种传输方式是差分的，在采用共模抑制技术后，其信号能耐受大量干扰的影响。另一个主要的优点，则来自于其低功耗。由于其电流小，工作时所消耗的功率也小。大多数国半的 LVDS 器件支持任何一个处于器件 VDD 和 GND 电源连接之内的共模输入电压。与每个部分有关的具体信息，可参见各自的数据表。对于 LVDS 而言，共模电压（Vcm）应该与单端噪声裕度（对于 BTL 来说是 400 mV）进行比较。如果在互联上使用了紧密耦合的差分线对，噪声拾取后以共模形式存在。1V 的共模电压范围使 LVDS 和 Bus LVDS 的噪声裕度是低摆幅的 BTL 或者 GTL 器件的噪声裕度的两倍以上。1V 的 Vcm 还提供了热/运行中插入的能力。LVDS是抗扰性很好的信号信号 = 400 mV, 噪声 = 1000 mV, N/S = 2.5对于CMOS，我们有信号 = 3000 mV, 噪声 = 400 mV, N/S = 0.133LVDS 的信噪比比 CMOS 高出 18 倍！11-9就给总体的系统功耗带来的优势而言，没有哪种总线驱动技术堪与 Bus LVDS 相比的。Bus LVDS 的片上功耗最低，因为恒定的总线驱动电流为4到10mA 。它可以仅用 10 mA 就驱动重负载的总线，因为它还可以最大限度减小来自于其他与总线相连的收发机对总线的加载效应。在系统总体性能方面带来的另一个巨大的好处是端接的低成本和端接器的低功率耗散。总线 LVDS 在终端端接方面并不需要任何有源器件。与 GTL、SSTL 或者 TTL 不同的是，采用多分支构形的Bus LVDS 只需采用两个无源的终端电阻。所有其他的总线驱动技术需要经过严格调节的终端电压，如 GTL需要 1.5V。这样精密的调节使得底板设计的成本大为上升，因为它需要用到各种电压控制芯片，以及分布在芯片周围的各种无源元件。话又说回来，既然 Bus LVDS 只需要两个电阻，干嘛添加什么稳压措施呢？总线的设计者将通过对总线加载后的阻抗（ZL）的计算来确定 Bus LVDS 终端电阻（RT）的量值。复杂的各组变量决定了 ZL 的量值。其影响因素是负载 或者说插入板卡 间的间距以及底板互联线的特性阻抗Z0。另外，插入板卡上短线加载、连接器和收发机的加载效应等也会影响 ZL 。举例来说，设计者通过对各个变量的分析来决定底板的RT值。关于如何做到这一点的完整的阐述，可以在 /lvds 的网页上找到。如果仅仅是出于了解的目的 而不是去计算实际情况的话，下面不妨假设底板的特性阻抗为 100 欧姆，总共有 20 个插槽，其间距为 30 mm，连接器为 2 mm 的，而所有板卡上均采用国半的 DS92LV010 总线 LVDS收发机。在这种情况下，ZL