电能质量数据采集和谐波分析方法的实现.doc

电能质量数据采集和谐波分析方法的实现 发布单位:湖北三峡职业技术学院本站原创 提交日期:2007-2-9 20:25:08 阅读次数:3084 _摘要： 本文简述了电能质量分析装置的总体结构。在讨论了非同步采样造成的影响后，介绍了同步采样的实现方法。为提高计算的准确性，采用基于加窗插值的FFT算法分析电力系统谐波，对算法的实现进行了详细的描述。关键词： 同步采样；FFT；加窗插值算法中图分类号： TM60文献标识码： A文章编号： 2027/YC-（2006）02-0070-041引言随着科学技术和国民经济的发展，电能的需求量不断增加，同时电力部门和用户对电能质量的要求也不断提高，电能质量问题受到越来越广泛的关注。只有对电能质量做出实时可靠的监测和分析，才能采取有效的措施改善电能质量问题。数字信号处理器（DSP）以其高速的数据处理能力和强大的外设接口，越来越广泛地被使用于电能质量分析领域，以提高系统的实时性和可靠性。本系统以DSP和可编程逻辑器件（CPLD）为核心，实现了对电力系统中信号的采集和分析。本文采用基于加窗插值的FFT算法分析电力系统谐波，提高了各项电能质量参数的准确性。2系统总体结构系统硬件由两大部分组成，如图1所示。 板1主要完成数据采集和逻辑控制任务，以同步采样和A/D转换电路为主。板2是一块DSP开发板(SY-5402EVM)，完成数据的处理。信号经过传感器、运放送入A/D转换器，利用DSP的多通道缓冲串口（McBSP）与A/D相连，进行数据的采集和运算。同时，采用锁相环电路实现同步采样，能很好地抑制由于采样不同步而造成的测量误差。图1系统总体框图这里的A/D转换器选用的是Analog Devices(AD)公司的AD73360。该芯片具有六个模拟量输入通道，每个通道可以输出16位的数字量。六通道同时采样，同时转换，分时传输，有效地减少了由于采样时间不同而产生的相位误差。SY-5402EVM板载的DSP芯片是TI公司的16位定点数字信号处理器TMS320VC5402。它具有很高的性价比并提供高速、双向、多通道带缓冲串口，可用来与系统中的其它的串行器件直接接口。3交流采样的实现方法在电能质量分析领域中，常采用基于快速傅立叶变换（FFT）的算法分析电力系统谐波，而FFT算法要求对信号进行严格的同步采样。3.1非同步采样的影响在实际测量时很难做到同步采样和整数个周期截断，因此出现了影响测量准确性的频谱泄漏问题。在实际的测量中，所要处理的信号都是经过采样和A/D转换得到的有限长数字序列，相当于对原始信号乘以一个矩形窗加以截断。时域的截断会造成频域的展宽，频谱发生泄漏。在非同步采样时，由于实际信号的各次谐波分量不能正好落在频率分辨点上，而是落在某两个频率分辨点之间。但是FFT的频谱是离散的，只在各采样点有频谱，而在其它地方都没有。这样通过FFT并不能直接得到各次谐波分量的准确值，而只能以临近的频率分辨点的值来近似代替，会造成栅栏效应误差。3.2同步采样的实现方法根据提供采样信号方式不同，同步采样法又分为软件同步采样法和硬件同步采样法两种。软件同步采样法是由微控制器（MCU）或DSP提供同步采样脉冲,先测出被测信号的周期T，则采样间隔t=T/N(N为一周内的采样点数),由此确定定时器的计数值,用定时中断方式实现同步采样。该方法的优点是无需硬件同步电路,结构简单。缺点是:T/N不一定为整数,从而带来截断误差；该方法需专门的硬件测频电路,且必须保证对被测信号周期的准确测量；当被测信号的频率波动频繁或谐波成分较多时也会带来测量上的误差。硬件同步采样法是由专门的硬件电路产生同步于被测信号的采样脉冲，如采用锁相环电路来构成频率跟踪电路，然后通过分频电路来控制数字采样的触发信号，从而实现同步等间隔采样。利用锁相环频率跟踪实现同步等间隔采样的原理如图2所示。图2锁相环硬件同步原理图经过锁相环的倍频，采样频率为被测信号频率的整数（N）倍，从而实现一周内等间隔采样N点，从根本上克服了软件同步采样的缺点。4FFT加窗插值算法谐波测量的准确性直接影响了其他电能质量参数的测量。如前分析可知，采用基于FFT算法分析电力系统谐波时，由于很难做到同步采样，就会造成频谱泄漏误差和栅栏效应误差，使得算出的信号参数如幅值和相位等不准，尤其是相位误差很大，从而无法满足谐波测量要求。频谱泄漏可以通过加合适的窗函数加以抑止，而插值算法可以较好地消除栅栏效应。4.1 算法原理简述一般电网信号主要含有整数次谐波，因而重点研究一类基于余弦窗的组合窗，只要选取观测时间是信号周期的整数倍，其频谱在各次整数倍谐波频率处幅值为零，因而谐波之间不会发生相互泄漏。即使信号频率小范围波动，泄漏误差也较小。常用的余弦窗函数主要有：两项Hanning窗、Hamming窗；三项Blackman窗；四项Black-Harris窗（简称B-H窗）。窗的项数越多，主瓣宽度越大，从而引起频谱分辨力降低。但同时较多项数的窗函数能够产生较大的旁瓣衰减，有利于提高频谱计算精度。由文献1的结论可知,如果允许一次测量时间大于4个信号周期，应优先选用4项B-H窗，将谐波相互泄漏衰减92dB以上；而要达到同样衰减，3项窗需测10个周期，2项Hanning窗则需测15个周期，Hamming窗和矩形窗几乎不可能（需很长的测量时间）。本文选择了四项B-H窗对采样数据加权，采用文献2提供的双插值法准确地获取信号的谐波参数。通常，各次谐波的频率不能正好落在频率分辨点上，即f0=(I0+0)F(I0为整数，|0|1/2)。频率变量f0是经频率间隔F=1/NTs归一化，0是频率偏差。我们预先对窗频谱主瓣进行区间等分，谱峰W(0)对应处于谱线W1和W2之间,次谱峰W0位于W1和W2之间。谱值比 W0/W(0)位于W1/W1和W2/W2之间，对谱值比进行插值运算就可求得频率偏差0。然后对主瓣幅值进行插值，即可得到0处主瓣幅值W(0)，从而计算出各次谐波的频率、幅值和相位。4.2算法的实现本系统采用的是基于四项B-H的加窗插值FFT算法。图3Blackman-Harris窗幅频特性曲线如图3所示，B-H窗的半主瓣宽度是旁瓣宽度的四倍。旁瓣的宽度为2N，半主瓣宽度为42N。在所有2N的整数倍k2N(k=4,5,6)上幅频特性都为零。假设采样时间是m个信号周期，则m次谐波频率对应的数字频率为m=m2iN(m=1,2,3)，因此只有当i满足i4时，才能使每个谐波频率对应窗幅频特性的零点。因此，采样周期至少为4个信号周期。为满足采样周期和FFT算法的要求，本文每周期采样256个点，共采样4个周期。表1仿真输入参数(基波频率为50HZ)谐波/次123456789幅值/V3101.559.31.2415.50.936.20.620.31在MATLAB下，对表1的仿真信号加B-H窗，并对FFT结果进行幅值修正可得：Columns 1 through 80.0000 5.0464 61.0408 210.9685 310.0000 210.9936 61.3449 6.0979Columns 9 through 16 1.5500 1.2042 2.1325 6.3539 9.3000 6.3256 1.8049 0.8311 可以看出，画下划线的才是第03次谐波的幅值（49次的谐波幅值分布与此雷同，不予列举）。因为取了4个周期的采样数据，则每四个周期的第一个数据才是真正的谐波幅值。因此在寻找谱峰和次谱峰时，数组下标的增量为4。在MATLAB下对算法进行仿真，把四项B-H窗的主瓣区间(00.5)谱值十等分，计算出谱值和谱值比存放在数组中，然后对仿真信号加窗插值。以下是实现算法的M文件：r=s.*w; %s是仿真输入参数，w是窗函数v=fft(r,N);%FFT变换u=abs(v);A=zeros(1,9);%存放修正后的谐波幅值for i=0:8 %i对应谐波次数y1=u(5+4*i); %寻找第i次谐波峰值和次峰值y2=u(6+4*i);y3=u(4+4*i);max=y2;if y3y2max=y3; endb=max/y1; %计算谱值比for j=1:11if b=R(j) %数组R存放谱值比x=(j-1)/20+(b-R(j)/(R(j+1)-R(j)/20; %插值计算频率偏差 endbreak;endfx=f(j)+(f(j+1)-f(j)*(x-(j-1)/20)*20; %插值计算 处谱值，数组f存放窗谱值A(i+1)=2*y1/fx/1024; %计算修正后的幅值end %循环结束 本文使用的TMS320VC5402是定点DSP处理器，所以在实际编程时还要考虑数的定标。FFT采用的是函数库自带的汇编程序，其结果是复数，按奇数项