嵌入式系统3-嵌入式系统设计-系统级设计.pdf

嵌入式系统设计嵌入式系统设计 章节内容章节内容 软件工程方法 嵌入式系统常用硬件 嵌入式系统系统级设计方法 嵌入式系统软硬件协同设计方法 嵌入式系统需求分析 嵌入式系统概要设计 嵌入式系统详细设计 嵌入式系统编码 嵌入式系统测试 嵌入式系统实例 系统级设计方法系统级设计方法 OSIOSI 7 7层嵌入式模式层嵌入式模式 Data Link Data Link Physical Physical Network Network Transport Transport Session Session Presentation Presentation Application Application Hardware Software Hardware Abstraction Layer 嵌入式系统硬件流程嵌入式系统硬件流程 Feasibility Feasibility Research Research Specifications Functional Block Test Specifications Functional Block Test PCB Design DFT DFM Fabrication PCB Design DFT DFM Fabrication ASIC FPGA Design DFT ASIC FPGA Design DFT Software Design DFT Software Design DFT PCB Testing PCB Testing ASIC FPGA Testing ASIC FPGA Testing Software Testing Software Testing System Testing System Testing Assumption Designing Hardware From Scratch PCBPCB设计流程设计流程 Schematic Schematic Bill of Materials Bill of Materials Netlist Netlist Board Outline Dwg Board Outline Dwg Mech Defs Mech Defs Elec Defs Elec Defs Create Outline Import Components Import Nets Define Routing Rules Create Outline Import Components Import Nets Define Routing Rules Place Components Place Components Place Review Place Review Critical Routing Critical Routing Routing Review Routing Review Complete Routing Complete Routing Routing Review Routing Review Board Markings Board Markings Design Verification Design Verification Final Approval Final Approval Design Delivery Design Delivery Note DFT DFM To Be Included Specifications Functional Block Test Specifications Functional Block Test Feasibility Feasibility ASIC FPGAASIC FPGA设计流程设计流程 Note DFT DFM To Be Included Feasibility Feasibility Specifications Functional Block Test Specifications Functional Block Test HDL RTL Code HDL RTL Code HDL RTL Test bench HDL RTL Test bench Simulation Simulation Synthesis Synthesis Clock Tree Insertion Clock Tree Insertion Place and Route Place and Route Layout Layout Post Layout Simulation Post Layout Simulation Tape Out to Fab Tape Out to Fab Si Sample Testing Si Sample Testing Full Production Full Production 嵌入式系统设计过程嵌入式系统设计过程 ConceptConcept SpecificationSpecification HW SWHW SW PartitioningPartitioning Hardware ComponentsHardware Components Software ComponentsSoftware Components Estimation Estimation ExplorationExploration HardwareHardware SoftwareSoftware DesignDesign Synthesis Layout Synthesis Layout DesignDesign Compilation Compilation Validation and Evaluation area power performance Validation and Evaluation area power performance 以前的设计方法 框图 以前的设计方法 框图 说明说明 需求分析 看看用户需要解决哪些问题 选择处理器和相应的硬件 硬件的设计 包括 原理图和PCB 系统调试 系统的硬件是不是没有问题 调试软件 处理器的初始化 中断 外设 等都需要 自己编程序控制 基于嵌入式平台的开发方法基于嵌入式平台的开发方法 设计过程中发生修改的代价设计过程中发生修改的代价 嵌入式系统设计内容嵌入式系统设计内容 计算机设计Computer design 系统级设计System level design 生命周期Life cycle 商业模型Business model 设计原则Design culture 生命周期生命周期 部件成本可以在优化系统生命周期费用时 确定下来 采用通用零部件可以降低系统成本 系统验证 对于安全性要求高的系统 如果嵌入式系统中 发生任何变化 都需要重新验证 通过提高设计水平避免重复验证的成本 计算机设计计算机设计 实时性 反应性 小尺寸 轻重量 安全性和可靠性 苛刻环境适应性 低成本 计算机设计计算机设计 实时性 硬实时 软实时 固定实时 响应性 任务的并发 任务调度 分解 将系统分解为多个小部分 这些子系统通 过某些机制相互通信 计算机设计计算机设计 安全性和可靠性 嵌入式系统的错误可能带来严重的人员受伤或 财产损失 解决方法 硬件冗余以及分布式冗余算法 缺点 由于冗余带来的成本未必能够被市场接受 计算机设计计算机设计 苛刻环境的适应性 某些环境无法预测或控制 温度 湿度 光 线 电力供应 水 火 重力等等 低价格 价格是嵌入式系统中非常重要的一个考虑因素 价格因系统的规模而定 系统级设计系统级设计 产品功能 嵌入式系统的成功建立在功能之上而不是采用 何种CPU或某种硬件 通过不同的软件提供不同的功能 系统安全性和可靠性 任何嵌入式系统都必须考虑安全性和可靠性 硬件级别 通过硬件冗余来保护系统 软件级别 软件试图或者纠正某个软件错误或 者最小化软件错误带来的影响 同时继续运 行 系统级设计系统级设计 物理系统的控制 嵌入式系统之间通常支持内部互联或外部控制 机械特性 A D 转换 信号流 电源管理 生命周期生命周期 嵌入式系统生命周期嵌入式系统生命周期 Deployment 软件生命周期软件生命周期 Final Test System Test Unit Test Code Low Level Design High Level Design Architecture Requirements Where the Performance Problems Originate Where the Performance Problems Become Visible 软件生命周期的实时性软件生命周期的实时性 Deployment Final Test System Test Unit Test Code Low Level Design High Level Design Architecture Requirements Select Architecture Known to Support Real Time Identify Performance Requirements Separate Performance Requirements Among Elements Identify Synchronization Mechanisms Check Locks Named Coded Correctly Watch for Anomalies Under Load Analysis Simulation Ensure Correct Synchronization 嵌入式系统生命周期嵌入式系统生命周期 售后支持和维修 任何的修改都将影响到以后的维护 嵌入式系统都必须能够在很短时间 某些情况 下 至多几个小时 内维修完毕 对系统的生命周期考虑对设计造成影响 必须维护大量的产品服务记录 以便改进以及 避免某类错误 嵌入式系统生命周期嵌入式系统生命周期 需求分析 概要设计 详细设计 开发与测试 生产 系统设计评估系统设计评估 系统工程过程被当做开发低成本的 有竞 争力的产品 系统最好的途径 在系统工程过程中一个必须的技术处理步 骤就是系统设计评估 系统设计评估应当位于系统工程过程中 而不是孤立存在的 系统设计评估当系统 设计发生变化时启动 用来实现持续的设 计改进 系统设计评估系统设计评估 设计就是合成的过程 合成 将现有的部 件组合成一个新的合并体 设计的改变是一个项目 评估是预期设计 的修改如果被采用后所带来的优缺点 嵌入式系统生命周期嵌入式系统生命周期 升级 延长产品生命周期 通过升级软件以及更换硬件 来实现功能的升级 通过更换更高级更快速的处理器提高系统的速 度 在更换更高级更快速的处理器时可能需要删除 不合适的软件 零部件可持续供应 如果系统部件无法从市场上采购到 则系统需 要重新设计 商业模型商业模型 设计和生产费用 当系统规模很小的情况下 设计费用必须详细考虑 当系统规模很大的情况下 生产费用必须详细考虑 当系统规模很小的情况下 CAD工具可以帮助降低系统 的费用 当系统规模很大的情况下 人工优化更加高效 循环周期 设计循环在很多情况下 决定因素并不是电子技术的 发展 产品系列 嵌入式产品通常不是单一产品 而是由多种价格和多 种功能构成一个产品系列 另一视角另一视角 软件系统结构分析软件系统结构分析 程序模块的自主性 主程序和若干中断子程序是可以自主运行的程 序模块而普通子程序是不能自主运行的可以将 普通子程序看作主调程序模块的一部分因此整 个系统程序设计就是完成主程序设计和若干个 中断子程序设计的过程 程序模块的功能性 系统软件通常包含以下模块自检模块初始化模 块监控模块显示输出模块信息采集模块数据处 理模块控制决策模块信号输出模块通讯模块时 钟模块等 系统资源的安排系统资源的安排 芯片硬件资源的安排 端口引足 中断资源 定时器 计数器 其它功 能部件 如串行口 A D PWM 比较器 看 门狗等 RAM资源的分配 片内RAM用来存放各种变量 标志 堆栈 数 据 处理中的临时结果等等片外RAM主要用来 存放数据块 程序模块的组织安排程序模块的组织安排 自检和初始化模块 安排在主程序中系统上电后执行 时钟模块 固定安排在定时中断子程序中 通讯模块 通常安排在通讯中断子程序中 监控 显示 信息采集 数据处理 控制 决 策 输出等模块 可安排在主程序中 也可以安排在各种中断子程序 中 建议全部安排在若干中断子程序 如定时中断子 程序 中 使主程序的无限循环无事可做 进入节电 睡眠模式 从而使低级中断子程序不需要保护现场 并可提高系统可靠性 自检模块的设计自检模块的设计 程序代码自检 执行校验算法判断程序代码是否改变 数据存储器自检 进行非破坏性读写校验判断是否正常 A D通道自检 测试已知信号判断是否正常 D A通道自检 输出已知数字量用A D通道来检测其转换结果是否正常 显示自检 显示固定内容判断是否正常 蜂鸣器自检 响一声判断是否正常 初始化模块的设计初始化模块的设计 外部硬件初始化 对各种外部芯片设定明确的初始状态 功能部件初始化 对片内功能部件设定明确的初始状态 堆栈初始化 设置堆栈空间初始化堆栈指针 变量初始化 为各种变量和指针设置初始值 默认值 初始化模块的设计初始化模块的设计 软件标志初始化 为所有软件标志设置初始状态 系统时钟初始化 设置初始时间 数据区初始化 通常是清零 时钟模块的设计时钟模块的设计 时钟源硬件 时钟芯片或者软件定时器 定时周期的决定 由系统最小时间分辨率来确定 时钟单元的安排 由系统时间动态变化范围来确定 时钟的设置与校对 通过键盘操作来完成 时钟模块的设计时钟模块的设计 系统时钟的使用 触发与系统时间相关的任务 计时器的使用 测试某任务执行的时间任务启动时清零任务执 行时与时钟一起运行任务结束时停止读取结果 闹钟的使用 控制某任务的时间间隔任务启动时置初始值 任务执行时由时钟进行倒计时计时结束则停止 任务 通讯模块的设计通讯模块的设计 波特率的设置 与信道质量有关通讯双方共同约定 通讯协议 帧结构 的设计 由通讯内容来决定一般包含地址码帧长变长帧 命令码数据校验码 通讯缓冲区 其长度应该能够存放下最长帧工作时和一个指 针进行配合完成一帧数据的收发 通讯模块的设计通讯模块的设计 通讯过程 如果采用查询模式可一次接收或发送完一帧内 容为提高系统效率最好采用中断模式一次中断 只接收或发送一个字节 通讯命令的执行 最好在监控模块中执行 信息采集模块的设计信息采集模块的设计 采样周期的选择 由采样对象的频率特性决定 数字信号的采集 光电隔离重复采集 模拟信号的采集 使用合适的数字滤波算法 多路信号的采集 当定时间隔远小于采样周期时可采用一路A D 器件对 各路信号轮回进行采样当定时间隔与采样周期相当时 必须采用多路A D 器件对各路信号同时进行采样 随机信号的采集 由随机信号产生外部中断在该中断子程序中进行采集 数据处理模块的设计数据处理模块的设计 数据格式的选择 用汇编语言编程时采用定点数格式还是采用浮点数格 式 用C语言编程时采用整数格式还是采用实数格式 应该由数据的变化范围和分辨率来确定 数据格式的转换 用汇编语言编程时 应该进行人机交互格式与内部运 算格式之间的转换 可调用相关子程序来完成 数据处理过程 先编制若干相关标准运算子程序 然后将各种复杂运 算分解为若干标准运算 通过调用这些标准运算子程 序来实现数据处理的目标 为提高可靠性 尽可能使 用子程序库中的子程序 为提高效率 尽可能使用迭 代算法 控制决策模块的设计控制决策模块的设计 控制决策模块的位置 安排在信息采集模块和数据处理模块之后 信号输出 模块之前 控制决策算法的选择 根据控制对象的特性和系统控制指标的要求来选择常 用算法 有PID 算法及其变形算法 模糊控制算法 对 于简单系统 也可以采用 乒乓 控制算法 控制决策模块的输出 用来对对象进行逻辑控制 如通断控制 启停控制 等 的决策结果一般用软件标志来表示 用来对对象 进行程度控制 如温度控制 流量控制 等的决策结 果为一个数据 必须转换成D A 整形数据器件对应的 整形数据 信号输出模块的设计信号输出模块的设计 输出信号的缓冲 控制决策模块的运算结果不直接控制对象 而是存放 在内存的输出缓冲区中 由本模块来执行输出 将 输 出 从决策模块中独立出来以后 就可以实现一次决策 多次输出 提高可靠性 异步决策同步捆绑输出 不同的输出控制信号在不同的情况下决策产生 在不 同时刻存入输出缓冲区 本模块执行时一并捆绑输 出 按状态输出 控制决策模块不产生各个独立的逻辑控制信号 而是 产生系统状态信号 本模块按状态查表来输出一组逻 辑控制信号 可保证输出的合理性 避免事故 显示模块的设计显示模块的设计 显示输出集中处理 将系统所有的显示输出全部集中到本模块中 可以避 免分散编程时产生的冲突 显示数据的获取 该模块通过查询系统的状态信息 状态编码和各种状 态标志 可以判断出应该显示哪些数据 在预定的位 置找到这些数据 并将其转换成显示所需要的格式 显示内容的刷新 当某显示内容发生变化时 可置位 申请刷新 标志由本 模块来检测该标志 并刷新显示 然后清除该标志 为保证显示内容正确 即使没有 申请 也应该定时刷 新 监控模块的设计监控模块的设计 监控模块的任务 获取键盘操作信息并解释之 调度执行相应模块 完 成预定任务 遥控操作也可以合并到监控模块中进行 解释执行 监控模块的地位 整个软件系统的骨架 监控