数字电子技术基础课程设计说明书.docx

Harbin Institute of Technology数字电子技术基础课程设计课程名称： 数字电子技术基础 设计题目： 声控开关的设计与制作 院 系：航天学院-控制科学与工程系班 级： 0904101 姓 名： 邹桉 学 号： 1090410108 同 组 人： 郑天宇 指导教师： 刘 英 时 间： 2011/12/11 数字电子技术基础课程设计说明书1090410120 邹桉一、 题目重述任务：设计一个声控开关，控制对象为发光二级管。基本要求：（1） 接收到一定强度的声音后，声控开关点亮发光二极管（电流510mA），延时时间在115s之间可调。（2） 延时时间用数字显示（采用共阳极数码管），时间单位可调，显示范围为115s。扩展功能：（1） 实现延时时间的精确显示，精度为0.1s。（2） 实现延时时间的精确调节，延时时间0-9.9s。二、 电路设计电路按功能分为四个部分：声音接收机处理模块，时钟发生模块，逻辑处理模块和显示模块。1 声音接收及处理模块的设计采用驻极体话筒接收声音信号，经放大、整形后产生低电平信号供逻辑处理电路使用，其原理图如图1所示。图1 声音接收及处理模块原理图由于驻极体话筒产生信号较弱，放大电路使用三极管构成两个共射基本放大电路，并用555定时器构成施密特触发器实现对信号的整形。2 时钟发生模块的设计为了实现精确的计时功能，采用晶振配合分频电路的方案构成时钟。由于所需时钟信号频率较低，仅为10Hz，故在选用了常见晶振中频率最低的一款（32.768KHz）进行多次分频。一级分频采用CD4060芯片，CD4060是一款常用的14级二进制串行计数器，最高可实现8192（213）分频，这里对原时钟信号进行128分频，得到256Hz的方波信号；二级分频采用四位二进制同步计数器74LS163芯片，构成13进制计数器对信号进行分频，得到19.69Hz的信号；由于采用计数器的清零信号作为输出，所得方波信号占空比不为50%，故第三极采用由JS触发器构成的T触发器对方波信号进行处理，同时进行2分频，得到9.85Hz的方波信号，误差1.5%，信号可用。图2 时钟发生模块原理图3 逻辑处理模块的设计该部分由2个十进制计数器74ls160采用异步计数的方法构成一个100进制计数器，2个十进制计数器分别与2个四位二进制译码器相连，通过译码器将0-100的二进制转化为2个十进制，其中左边代表各位，右边的代表十位。跳线开关分别与个位m和十位n相连，当计数器计数到nm时通过与非门给2个十进制计数器74ls160清零信号使计数器清零，从而实现了从0-（nm-1）的计数（共nm个数）。图3 逻辑处理模块示意图图4 逻辑处理模块原理图二极管及时钟的开关由RS触发器控制，当音频接收及处理模块产生一个低电平时触发器置1，二极管发光，时钟开；当计数器清零信号产生一个低电平时，触发器置0，二极管熄灭，时钟关。图5 原理图RS触发器部分原理图4 显示模块的设计采用共阳极数码管配合74LS47译码器构成显示电路，其原理图如下。图6 显示模块原理图三、 测试结果及分析1. 实物及运行状态展示图7 实物照片图8 运行中效果2. 声音接收及处理模块的测试第一级放大，产生一个低电平，幅值0.4V。图9 第一级放大波形第二级放大，产生一个高电平，幅值4.2V图10 第二级放大波形经施密特触发器后产生一个比较标准的低电平。图11 施密特触发器输出波形3. 时钟发生模块的测试时钟信号CP0，方波9.85Hz。图12 时钟信号波形四、 心得体会这次数电课程设计给我了我很多感想。在做这次课程设计之前，我和同组的同学郑天宇参加过了电子设计大赛，在有过这次经历的基础上，我们决定自己设计电路。在设计电路的过程中遇到了几个问题，其中最大的问题是理论计算与实际硬件相结合。当我们在设计数字逻辑部分时，理论设计没有问题，当拿到安捷伦实验室进行调试的时候就遇到了一个问题。我们通过试验箱上的拨码开关给芯片输入计数信号，可是我们发现当拨码开关波动一次时，计数不止计了一个，而且每次计数都不一样。后来我们发现了问题，原来当拨码开关波动一次时，实际上由于机械结构的原因会产生好几个信号，导致计数不准确。当我们改用逻辑开关时，便顺利的解决了这个问题。附2：元件清单名称数量NE555174LS160274HC154274LS47274LS163174LS1