计算机组成原理复习题最新.doc

单选1、某机字长为8位，采用定点小数表示，符号为1位，尾数为7位，则可表示的最大正小数为_。 A）+（27-1） B）-（1-2-8） C）+（1-2-7） D）-（1-2-7）2、加法器中每一位的进位传递信号p为_。A）XiYi B）Xi+Yi C）XiYi Ci D）Xi+Yi+Ci 3、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作是：（SP）+1SP，（A）MSP，那么出栈的操作为_。 A）（MSP）A，（SP）+1SP B）（SP）+1SP，（MSP）A C）（SP）1SP，（MSP）A D）（MSP）A，（SP）1SP4、指令周期是指_。 A）CPU从主存取出一条指令的时间 B）CPU执行一条指令的时间 C）CPU从主存取出一条指令加上执行这条指令的时间 D）时钟周期5、微程序控制器中，机器指令与微指令的关系是_。 A）每一条机器指令由一条微指令来执行 B）每一条机器指令由一段用微指令编成的微程序来解释执行 C）一条微指令组成的程序可由一条微指令来执行 D）一条微指令由若干条机器指令组成6、中断发生时，由硬件更新程序计数器PC，而不是软件完成，主要是为了_。 A）能进入中断处理程序并正确返回源程序 B）节省内容 C）提高处理机的速度 D）使中断处理程序易于编址，不易出错7、为了便于实现多级中断，保存现场信息最有效的方法是采用_。 A）通用寄存器 B）堆栈 C）存储器 D）外存8、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则什么方式下访问到的操作数为200_。A）直接寻址200 B）寄存器间接寻址(R)C）存储器间接寻址(200) D）寄存器寻址R9、针对8位二进制数，下列说法中正确的是_。 A）-127的补码为10000000 B）-127的反码等于0的移码 C）+1的移码等于-127的反码 D）0的补码等于-1的反码10、堆栈指针SP的内容是_。A）栈顶单元内容 B）栈顶单元地址C）栈底单元内容 D）栈底单元地址11、程序员编程所用的地址叫做_。 A）逻辑地址 B）物理地址 C）真实地址 D）扇区地址12、同步控制方式是_。 A）只适用于CPU控制的方式 B）只适用于外设控制方式 C）由统一时序信号控制的方式 D）所有指令执行时间都相同13、系统总线中地址线的功用是_。 A）用于选择主存单元 B）用于选择进行信息传输的设备 C）用于指定主存单元和I/O设备接口电路的地址 D）用于传送主存物理地址和逻辑地址14、变址寻址方式中，操作数的有效地址等于_。A）基址寄存器内容加上形式地址 B）堆栈批示器内容加上形式地址C）变址寄存器内容加上形式地址 D）程序计数器内容加上形式地址15、浮点数的表示范围和精度取决于_。 A）阶码的位数和尾数的机器数形式 B）阶码机器数形式和尾数的位数 C）阶码的位数和尾数的位数 D）阶码机器数形式和尾数机器数形式16、CPU响应中断的时间是_。 A）一条指令执行结束 B）外设提出中断 C）取指周期结束 D）以上都不正确11、设变址寄存器为X，形式地址为D，某机具有先变址再间址的寻址方式，则这种寻址方式的有效地址（EA）为_。 A）EA=(X)+D B）EA=(X)+(D) C）EA=(X)+D) D）EA=(X+D)17、在采用增量计数器法的微指令中，下一条微指令的地址_。 A）在当前的微指令中 B）在微指令地址计数器中 C）在程序计数器中 D）在控制存储器中18、在I/O设备、数据通道、时钟和软件这四项中，可能成为中断源的是_。 A）I/O设备 B）I/O设备和数据通路 C）I/O设备、数据通路和时钟 D）I/O设备、数据通路、时钟和软件19、下列是顺序存取的是 。A） 磁盘 B） 磁带 C） 软盘 D） 优盘20、关于对阶哪个说法正确 。A）小阶向大阶看齐B）大阶向小阶看齐C）两个数据各个位对齐进行运算D）不需要对阶8、磁盘存储器中_。 A）各磁道位密度相同 B）内圈位密度大 C）外圈位密度大 D）以上都不对21、中断向量是 。A) 子程序入口地址 B) 中断服务程序入口地址C) 中断服务程序入口地址指示器 D) 例行程序入口地址22、在8259中，IRR=00010110,IMR=00010010,ISR=00000001,那么最后CPU响应那个中断 。 A） IRQ0 B） IRQ1 C） IRQ2 D） IRQ4填空1、在一个8位二进制的机器中，补码表示的整数范围是从_ (小)到_(大)。这两个数在机器字中的补码表示为_(小)到_(大)。2、在一个16位二进制的机器中，原码表示的整数范围是从_ (小)到_(大)。补码表示整数范围是从_(小)到_(大)。3、设字长8位（含1位符号位），则原码定点小数能表示的绝对值最大负数是_（十进制）。4、某计算机的存储容量是64 KB，若按字节寻址，则寻址的范围为_，需要地址线 _根，数据线_根，若字长为32位，按字编址，寻址的范围是_。5、信息码为1100时，偶校验后编码为_；若生成多项式是G（X）=X3+X2+1则CRC编码后为_。6、设字长8位（含1位符号位），则原码定点小数能表示的最大正数是_（十进制）。7、设字长8位（含1位符号位），真值X补= 10101010，则X原=_、X反=_。8、在微程序控制的计算机中控制存储器CM是用来存放_的。9、在微指令的字段编码中那个，操作控制字段的分段并非任意的、必须遵循的分段原则是：把_性的微命令分在同一段内。10、中断服务程序中，保护和恢复现场之前需要_中断。11、在磁介质存储器中，格式化容量是指 _。12、某浮点数字长为16位，其中阶码6位，含1位阶符，补码表示，以2为底；尾数10位，含1位数符，补码表示，规格化，那么它能表示的绝对值最小的负数为_（二进制代码），绝对值最大的正数为_（二进制代码）。13、组合逻辑控制器的时序划分成三级时序_ 、_和_。简答1、浮点数和定点数的溢出判断方法有何不同？2、试比较基址寻址和变址寻址的异同点。3、什么是微操作、微指令？微程序与程序有什么不同？4、什么是中断？中断技术给计算机带来了什么作用？5、试比较水平微指令和垂直微指令的优缺点？6、外部设备是如何进行编址的？7、CPU响应中断应具备哪些条件？8、浮点数阶码选用移码表示有何优点？9、什么是动态存储器刷新？刷新有几种方式？。10、简述中断处理过程？11、中断与子程序调用有何不同？12、中断向量，中断向量表，向量地址有什么区别？13、DMA方式和程序中断方式的优缺点比较？计算1、已知X=-0.1101，Y=0.1011，用补码一位乘法（比较法），求XY补=？ 2、设x=10-101（-0.101000）,y=10-100（0.111010）,设阶符用两位表示，阶码用三位，尾符两位，尾数六位，求：x-y。3、已知X=-0.1011，Y=0.1001，用原码一位法求：XY原。4、原码一位乘法计算0.11011.1011，写出计算过程。5、利用补码不恢复余数法（加减交替法）求X/Y，X=0.10110，Y=0.11111，给出商Q和余数R，列出计算过程。6、利用补码恢复余数法求X/Y，X=0.10110，Y=0.11111，给出商Q和余数R，列出计算过程7、一个1K4位的动态RAM芯片，若其内部结构排成6464形式，且存取周期为0.1微秒。（1）若采用分散和集中刷新相结合的方式，刷新信号周期应取多少？。（2）若采用集中刷新，则对该存储芯片刷新一遍需多少时间？死时间率是多少？。改错1、并行加法器的先行进位方式是指进位信号是逐位从低位到高位传递的。2、两个定点小数相除时，要求被除数一定要比除数大。3、动态存储器是一种非易失性存储器。4、在直接控制型微指令中，n个控制位只能定义2n种微操作。5、多体交叉存储器是指信息先存满一个存储体，然后再转换到另一个存储体继续存放6、两个浮点数相加，尾数溢出就代表浮点数溢出。7、-1的补码只能在整数范围内表示。8、在微指令的设计中，分段译码法是将相容的控制微命令放在同一段中。综合设计1、若某计算机要求有如下形式的指令：三地址指令4条，单地址指令254条，零地址指令16条（不要求有二地址指令）。设指令字长为12位，每个地址码长为3位，试用扩展操作码为其编码。2、已知某机采用微程序控制方式，其存储器容量为51248（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继地址采用断定方式，设计微指令格式。3、某机字长32位，控制器采用微程序控制方式，微指令字长32位，采用水平型直接控制与字段编码相结合的微指令格式，共有微命令40个，其中10个微命令采用直接控制方式，30个微命令采用字段编码控制方式，共构成4个互斥类（各包含7个、15个、3个、5个微命令）。可测试的外部条件有3个（CF,ZF, OF）.要求：（1）设计该微指令的具体格式。（2）控制存储器的容量是多少？4、某微机的指令格式如图: 15 10 9 8 7 0OPXDD：位移量。X：特征位。X=00：直接寻址。X=01：用变址寄存器X1进行变址。X=10：用变址寄存器X2进行变址。X=11：相对寻址。设(PC)=1234H、（X1）=0037H、（X2）=1122H（H代表十六进制），请确定下列指令的有效地址EA。（1）4420H。（2）2244H。（3）1322H。（4）3521H。（5）6723H。（8分）5、主存容量为64K16，单字长，单地址，共60条指令，四种寻址方式：直接、间接、变址、相对寻址。设计指令并说明寻址范围及有效地址（EA）。14、某计算机主存16MB， Cache 128KB，和主存分成同样大小的块，每块512B，地址映像采用直接映像方式，问：（1）Cache的块内地址为多少位？（2）Cache有多少块？（3）Cache的块号地址为多少位？（4）写出主存的地址格式。6、有一Cache主存层次的存储器，其主存容量1MB，Cache容量64KB，每块8KB，采用直接映射方式。（1）求Cache的地址格式（2）求主在存的地址格式（3）主存地址为35303H，问它在主存哪一块？（4）主存第k块映射到Cache的哪一块？7、设主存容量为256K字，Cache容量为2K字，块长为4。（1）画出Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，画出主存地址格式。（3）在四路组相联映射方式下，画出主存地址格式。（4）在全相联映射方式下，画出主存地址格式。8、在页式虚拟存储器中，若主存容量为16MB，页面容量为4KB，可编程序空间为2GB，问：（1）虚页号为多少位？页表的长度为多少？（2）画出虚拟地址到实际地址的转换图。9、若某指令系统的指令字长16位，最多可给出三个地址段X，Y，Z，每个地址字段占4位。三地址指令15条、二地址指令14条、单地址指令31条、零地址指令16条。试给出一种扩展操作码的案10、某机字长8位，CPU可输出8条数据线，（D7D0），16位地址线（A15A0），一条控制线，拟采用2K4的SRAM构成8K8的主存储器。（1）共需多少片RAM芯片？（2）画出该存储器与CPU的连接逻辑框图。（3）写出每组存储器的地址范围。11、用4k8位的SRAM存储器芯片设计一个16K16位的存储器。已知地址总线为A15A0(低)，双向数据总线为D15D0(低)，读写控制信号为R/W。请画出该存储器逻辑图，注明各种信号线，写出地址范围并列出各片选逻辑式。10、设有一个14位地址和8位字长的存储器，问：（1）该存储器能存储多少字节的信息？（2）如果用8K4位RAM芯片组成该存储器，需要多少片？（3）画出该存储器的逻辑框图。（4）写出每组存储器的地址范围。12、用2K4的存储芯片构成一个2K8的ROM存储器，再用2K8和1K8的存储器芯片构成3K8的RAM。WE控制写，RD为控制读CE为片选输入端。（要求寻址范围位于存储器的低端连续）（1）需要多少芯片？（2）画出该存储器的逻辑框图并注明各种信号线。（3）写出每组存储器的地址范围