数字电子技术基础_第三章.ppt

3组合逻辑电路 3 1组合逻辑电路的的分析和设计方法 3 2编码器 3 3译码器 3 4数据选择器 3 6组合逻辑电路中的竞争冒险 3 5加法器 教学基本要求 1 熟练掌握组合逻辑电路的分析方法和设计方法2 掌握编码器 译码器 数据选择器 数值比较器和加法器的逻辑功能及其应用 3 学会阅读MSI器件的功能表 并能根据设计要求完成电路的正确连接 数字电路就结构和工作原理而言 可分为 组合逻辑电路时序逻辑电路 无记忆元件 有记忆元件 定义 任意时刻的输出状态只决定于该时刻的输入状态 而与以前的状态无关 Z1 f1 X1 X2 Xn Z2 f2 X1 X2 Xn Zm fm X1 X2 Xn 它们之间的关系是 概述 3 1组合逻辑电路的的分析和设计方法 根据逻辑图 写出逻辑函数的表达式 经卡诺图化简变换后 然后列出真值表 最后得知电路功能 这个过程就是组合逻辑电路的分析 3 1 1组合逻辑电路的分析方法 分析的目的 是为了确定电路的逻辑功能 1 由逻辑图写出各输出端的逻辑表达式 2 化简和变换各逻辑表达式 3 列出真值表 4 根据真值表和逻辑表达式对逻辑电路进行分析 最后确定其功能 组合逻辑电路的分析步骤 化简 得出结论 逻辑功能 逻辑电路图 写出逻辑表达式 分析方法 1 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 例1已知逻辑电路如图所示 分析该电路的功能 1 根据逻辑图 写出输出逻辑表达式 2 列写真值表 3 确定逻辑功能 解 电路具有为奇校验功能 一个双输入端 双输出端的组合逻辑电路如图所示 分析该电路的功能 逻辑功能 解 例2 00 10 10 01 半加器 1 组合逻辑电路的设计步骤 原则 最简 要求所用器件的种类和数量都尽可能少 且器件之间的连线也最少 根据题意列真值表 逻辑式 化简 卡诺图 化简 画逻辑电路图 写最简逻辑式 3 1 2组合逻辑电路的设计方法 设计一个表决电路 该电路输入为A B C 输出是L 当输入有两个或两个以上为1时 输出为1 其他情况输出为0 用与非门设计该表决电路 解 例1 设计一个表决电路 该电路输入为A B C 输出是L 当输入有两个或两个以上为1时 输出为1 其他情况输出为0 用与非门设计该表决电路 解 例1 1 根据题意可列出真值表 2 画出卡诺图 3 简化和变换逻辑表达式 L AB AC BC 0 1 3 简化和变换逻辑表达式 L AB AC BC 4 画出逻辑电路图 例2 设计一个电话机信号控制电路 电路有I0 火警 I1 盗警 和I2 日常业务 三种输入信号 通过排队电路分别从L0 L1 L2输出 在同一时间只能有一个信号通过 如果同时有两个以上信号出现时 应首先接通火警信号 其次为盗警信号 最后是日常业务信号 试按照上述轻重缓急设计该信号控制电路 要求用集成门电路7400 每片含4个2输入端与非门 实现 1 列真值表 输入 有信号 1 没有 0 输出 允许通过 1 不允许 0 解 2 由真值表写出逻辑表达式 该逻辑式已是最简 不需化简 但需要用非门和与门实现 且L2需用三输入端与门才能实现 故不符合设计要求 3 化简 根据要求 将上式转换为与非表达式 4 画出逻辑图如图3 8所示 可用两片集成与非门7400来实现 例3 解1 逻辑抽象 某工厂有A B C三台设备 其中A和B的功率相等 C的功率是A的两倍 这些设备由X和Y两台发电机供电 发电机X的最大输出功率等于A的功率 发电机Y的最大输出功率是X的三倍 要求设计一个逻辑电路 能够根据各台设备的运转和停止状态 以最节约能源的方式启 停发电机 2 列出真值表 3 画出卡诺图 求输出L Y AB C 00101001 01010111 4 画出逻辑图 Y AB C 3 2 1编码器的基本概念及工作原理 3 2 2二进制编码器 3 2编码器 3 2 3优先编码器 3 2 4编码器的应用 3 2 1编码器 Encoder 的概念与工作原理 编码 给二进制代码特定含义的过程称为编码 如 8421BCD码中用1000表示数字8 ASCII码中用1000001表示字母A等 编码器 具有编码功能的逻辑电路 十个按键 输出代码 控制使能标志 1 逻辑图 例 键盘输入8421BCD码编码器 该编码器为输入低电平有效 2 功能表 3 2 2二进制编码器 用n位二进制代码对2n个信号进行编码的电路称为二进制编码器 3位二进制编码器有8个输入端3个输出端 所以常称为8线 3线编码器 其功能真值表见表3 6 输入为高电平有效 编码器真值表 用门电路实现逻辑电路 如图3 12所示 图3 103位二进制编码器 由真值表写出各输出的逻辑表达式为 优先编码器的提出 如果有两个或更多输入信号有效 将会出现输出混乱 必须根据轻重缓急 规定好这些外设允许操作的先后次序 即优先级别 3 2 3优先编码器 8个信号输入端0 7 1个使能输入端EI 3个编码输出端A2 A0 1个编码器工作状态标志 1个输出使能标志 优先编码器74148逻辑图 引脚图 示意框图 优先编码器74148引脚图 EI 1 电路不工作 GS EO 1 A2A1A0 111 EI 0 电路工作 无有效低电平输入 A2A1A0 111 GS 1 EO 0 EI 0 电路工作 输入0 7分别有低电平输入时 A2A1A0为0 7的编码输出 GS 0 EO 1 优先编码器74148的逻辑功能表 例1用二片74148构成16位输入 4位二进制码输出的优先编码器如图所示 试分析其工作原理 有编码请求 I8 I15 无编码请求 I0 I7 3 2 4编码器的应用 3 3 1译码器的概念与基本原理 3 3 2集成译码器 3 3 3译码器的应用 3 3 4数字显示译码器 3 3译码器 译码 将某个二进制码翻译成特定的信号 即电路的某种状态 3 3 1译码器的概念及工作原理 译码器 具有译码功能的逻辑电路称为译码器 功能表 2线 4线译码器的逻辑电路 74138集成译码器 3个输入端 3个控制端 8个输出端 3 3 2集成电路译码器 74138集成译码器功表能 一个3线 8线译码器能产生三变量函数的全部最小项 基于这一点用该器件能够方便地实现三变量逻辑函数 图3 16两片74138扩展为4线 16线译码器 3 3 3译码器的应用 1 译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量 图3 18所示是将两片74138扩展为4线 16线译码器 如果A3 0 高位片禁止 低位片工作 输出Y0 Y7由输入二进制代码A2A1A0决定 如果A3 1 低位片禁止 高位片工作 输出Y8 Y15由输入二进制代码A2AlA0决定 从而实现了4线 16线译码器功能 其工作原理为 当E 1时 两个译码器都禁止工作 输出全1 当E 0时 译码器工作 2 实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应 因此辅以适当的门电路 便可实现任何组合逻辑函数 例3 6试用译码器和门电路实现逻辑函数 1 将逻辑函数转换成最小项表达式 再转换成与非 与非形式 解 m3 m5 m6 m7 2 该函数有三个变量 所以选用3线 8线译码器74138 用一片74138加一个与非门就可实现逻辑函数L 逻辑图如图3 17所示 数据分配器 相当于有多个输出的单刀多掷开关 将从一个数据源来的数据分时送到多个不同的通道上去的逻辑电路 数据分配器示意图 3 构成数据分配器 例3 8 用译码器实现 1线 8线 数据分配器 0 0 74138译码器作为数据分配器时的功能表 b c d f e 1 最常用的显示器有 半导体发光二极管和液晶显示器 共阳极显示器 共阴极显示器 显示器分段布局图 a g 3 3 4数字显示译码器 a b c d f g abcdefg 1111110 0110000 1101101 e 共阴极显示器 3 3 4数字显示译码器 逻辑图 2 集成电路显示译码器7448 集成电路显示译码器7448 逻辑框图 逻辑功能 集成电路显示译码器7448 逻辑功能 灭灯输入BI RBO 该控制端有时作为输入 有时作为输出 当BI RBO用作输入且BI 0时 无论其他输入端是什么电平 所有各段输出a g为0 所以字形熄灭 故称 消隐 动态灭零输入RBI 当LT 1 RBI 0且输入代码DCBA 0000时 各段输出a g均为低电平 与BCD码相应的字形熄灭 故称 灭零 动态灭零输出RBO BI RBO作为输出使用时 受控于LT和RBI 当LT 1且RBI 0 输入代码DCBA 0000时 RBO 0 若LT 0或者LT 1且RBI 1 则RBO 1 试灯输入LT 当LT 0时 BI RBO是输出端 且RBO 1 此时无论其他输入端是什么状态 所有各段输出a g均为1 显示字形8 集成电路显示译码器7448 3 4 1数据选择器的基本概念与工作原理 3 4 2集成数据选择器 3 4数据选择器 3 4 3数据选择器的应用 数据选择 在通道选择信号的作用下 将多个通道的数据分时传送到公共的数据通道上 数据选择器 是指能实现数据选择功能的逻辑电路 它的作用相当于多个输入的单刀多掷开关 又称 多路开关 3 4 1数据选择器的概念与原理 4选1数据选择器 4路数据输入端 2位地址码输入端 使能信号输入端 低电平有效 1路数据输出端 1 逻辑电路 4选1数据选择器 00 D0 D1 D2 D3 01 10 11 1 0 000D0 001D1 010D2 011D3 0 功能表 2 数据选择器工作原理及逻辑功能 8路数据输入端 3个地址输入端 1个使能输入端 2个互补输出端 74LS151的逻辑图 1 集成电路数据选择器74LS151的逻辑图 4 3 2集成电路数据选择器74LS151 74LS151功能框图 74LS151引脚图 2 74LS151示意框图和引脚图 当EN 0时 Y的表达式为 当EN 1时 Y 1 无效输出 74LS151的功能表 1 位的扩展 二位八选一的连接方法 3 4 3数据选择器74LS151的应用 1 数据选择器的扩展 2 字的扩展 16选1数据选择器 数据输入端 16路通道地址码 4位 16选1数据选择器 16选1数据选择器的连接 2 数据选择器实现组合逻辑函数 当EN 0时 输出Y的表达式为 控制Di 就可得到不同的逻辑函数 a 将函数变换成最小项表达式 b 将使能端EN接低电平 c 地址信号C B A作为函数的输入变量 d 数据输入D0 D7作为控制信号 组成函数产生器的一般步骤 例3 9试用8选1数据选择器74LS151产生逻辑函数 L m3D3 m5D5 m6D6 m7D7 D3 D5 D6 D7 1 D0 D1 D2 D4 0 解 将逻辑函数化为最小项表达式 74151的输出即为逻辑函数L 当 3 5 1加法器的基本概念和工作原理 半加器 全加器 3 5 2多位数加法器 3 5加法器 3 5 3快速进位集成4位加法器74283 0 1 1 0 1 0 0 1 1 两个二进制数相加时 有两种情况 一种不考虑低位来的进位 另一种考虑低位来的进位 加法器也因此分为半加器和全加器 半加器 全加器 两个4位二进制数相加的过程 3 5 1加法器的基本概念和工作原理 1 半加器 HalfAdder 不考虑低位进位 将两个1位二进制数A B相加的器件 半加器的真值表 逻辑表达式 逻辑图 C AB 2 全加器 FullAdder 全加器的真值表 逻辑表达式 全加器能进行加数 被加数和低位来的进位信号相加 并根据求和结果给出该位的进位信号 2 全加器 FullAdder 全加器的真值表 逻辑表达式 逻辑图 3 由两个半加器构成一个全加器 1 串行进位加法器 采用四个1位全加器组成 如何实现两个四位二进制数相加 A3A2A1A0 B3B2B1B0 低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高 3 5 2多位数加法器 定义两个中间变量Gi和Pi Gi AiBi Pi Ai Bi 产生变量 传输变量 快速加法器 超前进位加法器 3 5 3快速进位4位加法器 2 快速加法器 超前进位加法器 进位输入是由专门的 进位门 综合所有低位的加数 被加数及最低位进位输入后来提供 换言之 该电路能使每位的进位直接由加数和被加数直接产生 而无需等待与低位的进位信号 称之为 快速加法器 或 超前进位加法器 进位信号的产生 C0 G0 P0C 1 C1 G1 P1C0 G1 P1G0 P1P0C 1 C2 G2 P2C1 G2 P2G1 P2P1G0 P2P1P0C 1 C3 G3 P3C2 G3 P3G2 P3P2G1 P3P2P1G0 P3P2P1P0C 1 逻辑图 超前进位集成4位加法器74LS283 74LS283逻辑框图 74LS283引脚图 超前进位集成4位加法器74LS283 例1用两片74LS283构成一个8位二进制数加法器 在片内是超前进位 而片与片之间是串行进位 超前进位加法器74LS283的应用 3 6 1产生竞争冒险的原因 3 6 2消去竞争冒险的方法 3 6组合逻辑电路中的竞争冒险 竞争 在组合电路中 信号经由不同的路径达到某一会合点的时间有先有后的现象 如不考虑门的延迟时间 L 0 冒险 由于竞争而引起电路输出发生瞬间错误现象 表现为输出端出现了原设计中没有的窄脉冲 常称其为毛刺 3 6 1产生竞争冒险的原因 竞争冒险就是因信号传输延迟时间不同 而引起输出逻辑错误的现象