电子技术新课件 第7章 时序逻辑电路.ppt

第7章时序逻辑电路 第7章时序逻辑电路第1节双稳态触发器第2节寄存器第3节计数器第4节555定时器及其应用第5节时序逻辑电路应用举例 第7章重点 各种触发器 包括符号 功能 触发方式数码寄存器 移位寄存器的电路组成和工作原理计数器的电路组成和工作原理 加法计数器 减法计数器 二进制 十进制 其它进制 555定时器的三种基本应用 触发器 它的输出状态不仅决定于当时的输入状态 而且还与电路原来的状态有关 具有记忆功能 是一种存储元件 它是组成时序电路的基本元件 触发器按稳定工作状态可分为双稳态触发器 单稳态触发器和无稳态触发器 无稳态触发器又称多谐振荡器 按电路的结构形式可分为基本触发器 同步触发器 主从触发器和边沿触发器等 按功能可分为RS触发器 JK触发器 D触发器 T触发器等等 触发器状态的改变受外部触发信号的控制 不同的结构形式有不同的触发方式 这些触发方式分为直接电平触发方式 电平触发方式 脉冲触发方式和边沿触发方式等 我们在学习触发器时 应注意掌握触发器的逻辑符号 逻辑功能和触发方式 这样才能知道触发器的状态何时发生变化 以及变成何种状态 第1节触发器 一 RS触发器 反馈 1 基本RS触发器 输入RD 0 SD 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 输入RD 0 SD 1时 若原状态 0 1 1 1 1 0 1 0 输出变为 输入RD 1 SD 0时 若原状态 1 0 1 0 1 0 1 1 输出变为 输入RD 1 SD 0时 若原状态 0 0 1 1 0 1 0 1 输出保持 输入RD 1 SD 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 输入RD 1 SD 1时 若原状态 1 1 0 1 1 0 输出保持原状态 输入RD 0 SD 0时 输出全是1 但当RD SD 0同时变为1时 翻转快的门输出变为0 另一个不得翻转 基本触发器的功能表 基本RS触发器的输出状态随时随输入状态的变化而变化 是由输入端直接以电平的方式触发改变触发器的状态 是直接低电平触发方式 逻辑符号中输入端靠近矩形框处的非号 说明它是用低电平触发 2 钟控RS触发器 CP 0时 0 触发器保持原态 CP 1时 1 RS触发器的功能表 简化的功能表 Qn 1 下一状态 CP过后 Qn 原状态 同步RS触发器是电平触发方式 在CP的高电平期间 触发器的输出随输入的变化而变化 在CP的低电平期间 输入信号被封锁 触发器保持不变 由于控制门的倒相作用 同步RS触发器是用高电平去复位和置位的 例 画出RS触发器的输出波形 CP R S Q 使输出全为1 CP撤去后状态不定 JK触发器的功能最完善 有两个控制端J K 二 JK触发器 JK触发器的功能 被封锁 保持原态 J K 0时 JK触发器的功能 相当于T触发器T 1 J K 1时 JK触发器的功能 Qn 0时 Qn 1 1 J 1 K 0时 分两种情况 Q 0 Q 1 JK触发器的功能 Qn 1时 F主被封保持原态 Qn 1 1 JK触发器的功能 Qn 1 0 同样原理 J 0 K 1时 功能表 逻辑符号 时序图 CP K J Q 保持 翻转 思考题1 什么是双稳态触发器 2 触发器有哪几种触发方式 3 什么是空翻现象 习题 P3727 6 2 7 6 3 7 6 5 三 D触发器 CP 0时 a b门被堵 输出保持原态 0 CP 1时 a b门被打开 输出由D决定 若D 0 1 0 1 1 0 0 1 CP 1时 a b门被打开 输出由D决定 若D 1 1 1 0 0 1 1 0 功能表 逻辑符号 例 画出D触发器的输出波形 CP D Q T触发器 T 触发器 集成D触发器及其应用 例 四人抢答电路 四人参加比赛 每人一个按钮 其中一人按下按钮后 相应的指示灯亮 并且 其它按钮按下时不起作用 电路的核心是74LS175四D触发器 它的内部包含了四个D触发器 各输入 输出以字头相区别 管脚图见下页 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 请零 UCC 公用清零 公用时钟 74LS175管脚图 5V D1 D2 D3 D4 CLR CP CP 赛前先清零 输出为零发光管不亮 D1 D2 D3 D4 CLR CP 5V CP 反相端都为1 1 D1 D2 D3 D4 CLR CP CP 5V 若有一按钮被按下 比如第一个钮 0 0 这时其它按钮被按下也没反应 第2节寄存器 一 数码寄存器 四位数码寄存器 并行输入并行输出 二 移位寄存器 所谓 移位 就是将寄存器所存各位数据 在每个移位脉冲的作用下 向左或向右移动一位 根据移位方向 常把它分成左移寄存器 右移寄存器和双向移位寄存器三种 根据移位数据的输入 输出方式 又可将它分为串行输入 串行输出 串行输入 并行输出 并行输入 串行输出和并行输入 并行输出四种电路结构 串入 串出 串入 并出 并入 串出 并入 并出 四位串入 串出的左移寄存器 初始状态 设A3A2A1A0 1011 在存数脉冲作用下 也有Q3Q2Q1Q0 1011 D0 0 D1 Q0 D2 Q1 D3 Q2 下面将重点讨论兰颜色的那部分电路的工作原理 D0 0 D1 Q0 D2 Q1 D3 Q2 1011 0110 0110 1100 1100 1000 1000 0000 0000 0000 0000 0000 设初态Q3Q2Q1Q0 1011 四位串入 串出的左移寄存器 四位串入 串出的右移寄存器 D1 Q2 D2 Q3 D3 R D0 Q1 能否一次移位两位 0 1 1 1 1 00 01 10 11 直接清零 保持 右移 从QA向右移动 左移 从QD向左移动 并入 思考题1 JK触发器能否转变成D触发器 2 什么是寄存器 有哪几种类型的寄存器 计数器的功能 记忆输入脉冲的个数 用于定时 分频 产生节拍脉冲及进行数字运算等等 计数器的分类 同步计数器和异步计数器 加法计数器 减法计数器和可逆计数器 有时也用计数器的计数容量 或称模数 来区分各种不同的计数器 如二进制计数器 十进制计数器 二 十进制计数器等等 第3节计数器 一 二进制加法计数器 优点 电路简单 可靠 缺点 速度慢 在异步计数器中 有的触发器直接受输入计数脉冲控制 有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲 因此各个触发器状态变换的时间先后不一 故被称为 异步计数器 思考题 试画出三位二进制异步减法计数器的电路图 并分析其工作过程 优点 电路简单 可靠 缺点 速度慢 三位二进制同步加法计数器 J2 K2 Q1Q0 J1 K1 Q0 J0 K0 1 驱动方程 状态转换表 2001001111010 1000000011001 3010000011011 4011111111100 5100000011101 6101001111110 7110000011111 8111111111000 在同步计数器中 各个触发器都受同一时钟脉冲 输入计数脉冲的控制 因此 它们状态的更新几乎是同时的 故被称为 同步计数器 思考题 试设计一个四位二进制同步加法计数器电路 并检验其正确性 二 十进制加法计数器 Q0 CP 三 任意进制加法计数器 J2 Q1Q0 K2 1 J1 K1 1 异步五进制加法计数器 自行画出波形图 驱动方程 另有三种状态111 110 101不在计数循环内 如果这些状态经若干个时钟脉冲能够进入计数循环 称为能够自行启动 检验其能否自动启动 111111101000 110011101010 101011101010 结论 经检验 可以自动启动 状态转换图 集成计数器介绍 1 二 五 十进制计数器74LS90 74LS90内部含有两个独立的计数电路 一个是模2计数器 CPA为其时钟 QA为其输出端 另一个是模5计数器 CPB为其时钟 QDQCQB为其输出端 外部时钟CP是先送到CPA还是先送到CPB 在QDQCQBQA这四个输出端会形成不同的码制 74LS90原理电路图 74LS90管脚分布图 74LS90功能表 归纳 1 74LS90在 计数状态 或 清零状态 时 均要求R9 1 和R9 2 中至少有一个必须为 0 2 只有在R0 1 和R0 2 同时为 1 时 它才进入 清零状态 否则它必定处于 计数状态 计数时钟先进入CPA时的计数编码 结论 上述连接方式形成8421码 计数时钟先进入CPB时的计数编码 结论 上述连接方式形成5421码 2 四位二进制同步计数器74LS163 前面所讲述的74LS90其清零方式通常称为 异步清零 即只要Q0 1 Q0 2 1 不管有无时钟信号 输出端立即为0 而且它的计数方式是异步的 即CP不是同时送到每个触发器 而下面将要讲述的74LS163 不但计数方式是同步的 而且它的清零方式也是同步的 即使控制端CLR 0 清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实 这就是 同步清零 的含义 74LS163管脚图 74LS163功能表 例1 用一片74LS163构成六进制计数器 0001 0010 0011 0100 0101 六个稳态 准备清零 使CLR 0 2 74LS163的应用 思考题1 什么是同步计数器 什么是异步计数器 2 加法计数器与减法计数器之间有什么联系 习题 P3737 6 14 7 6 15 7 6 16 555定时器是将模拟电路和数字电路集成于一体的电子器件 它使用方便 带负载能力较强 目前得到了非常广泛的应用 一 555定时器 第4节555定时器及其应用 UCC uo 3 二