EDA技术实用教程.ppt

EDA技术实用教程 第11章EDA工具软件接口 淘花 百度专用 2 VHDL文本编辑 综合 FPGA CPLD适配 FPGA CPLD编程下载 FPGA CPLD器件和电路系统 时序与功能门级仿真 逻辑综合器 结构综合器 1 行为仿真2 功能仿真3 时序仿真 11 1EDA软件接口流程 VHDL文本编辑SYNPLIFYFPGAEXPRESSFPGACOMPILERIILEONARDO VHDL仿真 图11 1EDA工程接口流程 淘花 百度专用 3 11 2Synplify与MAX plusII的接口 1 输入设计 图11 2SynplifyPro启动后界面 淘花 百度专用 4 11 2Synplify与MAX plusII的接口 1 输入设计 图11 3Synplify新建项目对话框 淘花 百度专用 5 11 2Synplify与MAX plusII的接口 3 综合前控制设置 4 综合 5 结果检测 2 选择合适的目标器件 淘花 百度专用 6 11 2Synplify与MAX plusII的接口 图11 4Synplify的RTL级原理图 淘花 百度专用 7 11 2Synplify与MAX plusII的接口 图11 5Synplify的综合后门级电路图 淘花 百度专用 8 例11 1 libraryieee useieee std logic 1164 all useieee std logic unsigned all entitycnt4isport d instd logic vector 3downto0 ld ce clk rst instd logic q outstd logic vector 3downto0 endcnt4 architecturebehaveofcnt4issignalcount std logic vector 3downto0 beginprocess clk rst beginifrst 1 thencount 0 elsifrising edge clk thenifld 1 thencount d elsifce 1 thencount count 1 endif endif endprocess q count endbehave 淘花 百度专用 9 11 2Synplify与MAX plusII的接口 6 设定EDF文件为工程 7 选定EDF文件来源 图11 6Synplify的综合后门级电路图 淘花 百度专用 10 11 2Synplify与MAX plusII的接口 8 选定目标器件 9 编译适配 图11 7Synplify与Altera接口流程 淘花 百度专用 11 11 3Synplify与ispEXPERTCompiler的接口 接口步骤如下 1 生成EDIF网表文件 2 ispEXPERTCompiler设置 淘花 百度专用 12 2 ispEXPERTCompiler设置 图11 8建立新工程对话框 淘花 百度专用 13 2 ispEXPERTCompiler设置 图11 9设定阅读Synplify的EDF文件 淘花 百度专用 14 11 3Synplify与ispEXPERTCompiler的接口 3 读入EDIF文件 图11 10选择适配目标器件对话框 淘花 百度专用 15 11 3Synplify与ispEXPERTCompiler的接口 4 选定目标器件 5 引脚锁定 图11 11芯片引脚锁定对话框 淘花 百度专用 16 11 3Synplify与ispEXPERTCompiler的接口 6 编译适配 7 生成仿真文件 8 编程下载 图11 12在系统编程下载窗口 淘花 百度专用 17 11 4ModelSim与MAX plusII的接口 ModelSim支持下列语言标准 VHDL IEEEVHDL 87和 93标准 IEEEStd 1076 87 93 VHDL多值逻辑系统标准 IEEE1164 1993 VHDL标准数学程序包 IEEE1076 2 1996 淘花 百度专用 18 ModelSim支持下列语言标准 Verilog IEEEVerilog标准 IEEE1364 95 OVIVerilogLRM2 0 大部分支持 OVI OpenVerilogInternational PLI1 0 PLI ProgrammingLanguageInterface IEEEVerilog2001标准 IEEE1364 2001 部分支持 VCD ValueChangeDump Verilog 淘花 百度专用 19 ModelSim支持下列语言标准 VITAL VITAL2 2b和VITAL 95 IEEE1076 4 1995 VITAL2000 SDF标准 SDF1 0 3 0 SDF StandardDelayFormat 标准延迟格式 淘花 百度专用 20 以前节的cnt4 vhd为例讲述RTL级功能仿真过程 1 启动ModelSim 工作区 命令窗口 工具栏 图11 13ModelSim的启动界面 淘花 百度专用 21 以前节的cnt4 vhd为例讲述RTL级功能仿真过程 2 建立仿真工程项目 图11 14ModelSim的CreateProject对话框 淘花 百度专用 22 以前节的cnt4 vhd为例讲述RTL级功能仿真过程 3 编译仿真文件 图11 16ModelSim编译时的提示信息 淘花 百度专用 23 以前节的cnt4 vhd为例讲述RTL级功能仿真过程 4 装载仿真模块和仿真库 图11 17装载设计模块 淘花 百度专用 24 以前节的cnt4 vhd为例讲述RTL级功能仿真过程 5 执行仿真 淘花 百度专用 25 图11 19ModelSim的波形观察窗 淘花 百度专用 26 用MAX plusII对Cnt4 vhd进行综合和适配 再用适配后的网表文件导入到ModelSim的仿真环境中进行门级时序仿真 步骤如下 11 4ModelSim与MAX plusII的接口 1 MAX plusII编译前设置 图11 20ModelSim的CreateProject对话框 图11 21输出网表文件设置 淘花 百度专用 27 1 MAX plusII编译前设置 图11 22Compiler子窗口界面 淘花 百度专用 28 2 生成仿真文件 图11 22Compiler子窗口界面 淘花 百度专用 29 3 在ModelSim中作编译前设置 用MAX plusII对Cnt4 vhd进行综合和适配 再用适配后的网表文件导入到ModelSim的仿真环境中进行门级时序仿真 步骤如下 4 仿真 下面将介绍另一种延时信息附加方式的仿真 即附加标准延时文件 StandardDelayFile SDF2 1文件 仿真操作如下 1 MAX plusII输出文件设定 淘花 百度专用 30 下面将介绍另一种延时信息附加方式的仿真 即附加标准延时文件 StandardDelayFile SDF2 1文件 仿真操作如下 2 建立VITAL库 图11 24建立VITAL库 淘花 百度专用 31 下面将介绍另一种延时信息附加方式的仿真 即附加标准延时文件 StandardDelayFile SDF2 1文件 仿真操作如下 3 编译库文件 图11 25ModelSim的CompileHDLSourceFiles对话框 淘花 百度专用 32 下面将介绍另一种延时信息附加方式的仿真 即附加标准延时文件 StandardDelayFile SDF2 1文件 仿真操作如下 4 导入SDF文件 图11 26ModelSim对cnt4的部分仿真波形 淘花 百度专用 33 11 5从MAX plusII向QuartusII转换 从MAX plusII向QuartusII某些文件的转换如下 MAX plusII下设计的图形设计文件 GraphicDesignFile gdf 可以在QuartusII中被打开 不能在QuartusII中进行修改 不过可以存为QuartusII下的原理图文件BlockDesignFiles bdf MAX plusII的元件文件 SymbolFile sym 同gdf文件一样可以在QuartusII中打开 但不可修改 可另存为QuartusII下的原理图元件文件BlockSymbolFiles bsf 淘花 百度专用 34 11 5从MAX plusII向QuartusII转换 从MAX plusII向QuartusII某些文件的转换如下 MAX plusII的波形编辑器文件 SimulatorChannelFile scf 不能在QuartusII中打开 不过在MAX plusII中可以导出表格文件TableFile tbl 而QuartusII可以读入tbl文件 转换为向量波形文件VectorWaveformFile vwf tbl文件是一个文本文件 文件格式属于向量文件VectorFile vec 格式 可以把tbl文件的后缀直接改为vec 而VectorFile可以被MAX plusII QuartusII两者读取 淘花 百度专用 35 实验 1 实验目的 了解MAX plus 与Synplify的接口方式 用Syn