ModelSim和QuestaSim功能简介及应用.doc

ModelSim是工业界最优秀的语言仿真器，它提供最友好的调试环境，是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。它支持PC和UNIX、LINUX平台，是单一内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真，编译仿真速度业界最快，编译的代码与平台无关，便于保护IP核，具有个性化的图形界面和用户接口，为用户加快调试提供强有力的手段。全面支持VHDL和Verilog语言的IEEE 标准，以及IEEE VITAL 1076.495 标准，支持C语言功能调用, C的模型，基于SWIFT的SmartModel逻辑模型和硬件模型。ModelSim支持RTL仿真，门级仿真，时序仿真：主要特点：*采用直接编译结构，编译仿真速度最快；*单一内核无缝地进行VHDL和Verilog混合仿真；*与机器和版本无关，便于数据移植和库维护；*与机器无关的编译代码编于保护和利用IP；*简单易用和丰富的图形用户界面，快速全面调试；*Tcl/Tk用户可定制仿真器；*完全支持VHDL/Verilog国际标准,完全支持Verilog 2001；*支持众多的ASIC和FPGA厂家库；*集成的Performance analyzer帮助分析性能瓶颈，加速仿真；*灵活的执行模式，Debug模式可以进行高效的调试，效率模式大幅度提高仿真速度。*加强的代码覆盖率功能Code coverage，能报告出statement 、branch、condition、* expression、toggle、fsm等多种覆盖率情况，进一步提高了测试的完整性；*同一波形窗口可以显示多组波形，并且能进行多种模式的波形比较（Wave Compare）；*先进的Signal Spy功能，可以方便地访问VHDL 或者 VHDL 和Verilog 混合设计中的下层模块的信号，便于设计调试；*支持加密IP;*集成的 C调试器，支持 用C 语言完成测试平台和模块；支持64位的OS;ModelSim用户界面：ModelSim设计流程：ModelSim coverage验证：ModelSim Dataflow窗口QuestaSim是第一个基于标准的单核验证引擎，集成了一个HDL模拟器，一个约束求解器，一个判断引擎，功能覆盖，以及一个通用的用户界面。主要特点：*内建单内核仿真器支持SystemVerilog、verilog、VHDL、PSL以及SystemC。*内建约束解释器支持Constrained-random激励生成，以实现Testbench-Automation；*支持基于PSL，SystemVerilog语言断言的功能验证，支持业界最著名的0-in Checkware 断言库功能验证*集成化支持功能覆盖率检查与分析*高性能的RTL和Gate-level仿真速度*支持用SystemVerilog和SystemC实现高层次testbench设计与调试*高性能集成化的混合语言调试环境加速对混合验证语言；（SystemVerilog，SystemC，PSL，VHDL，Verilog）的交叉调试与分析*基于标准的解决方案能支持所有的流程，便于保护验证上的投资*提供最高性价比的功能验证解决方案Questa AFV提供真正的混合语言验证Questa AFV是以混合语言流程 (mixed language flow) 为目标的单核心验证解决方案，它同时支持SystemVerilog、VHDL、PSL和SystemC，使设计人员能够选择最合适的语言。除此之外，与SystemVerilog验证能力的紧密连结，并将其用于受限随机（constrainedrandom)测试平台的产生以及功能覆盖率的验证也对VHDL使用者大有好处。QuestaSim用户界面与ModelSim类似，命令也完全兼容。QuestaSim Coverage检查：QuestaSim DPI Use Flow：Mentor Graphics QuestaSim 6.2b (单核验证引擎):QuestaSim是第一个基于标准的单核验证引擎，集成了一个HDL模拟器，一个约束求解器，一个判断引擎，功能覆盖，以及一个通用的用户界面。Mentor Graphics新产品Questa突破设计验证障碍支持SystemVerilog、VHDL、PSL以及SystemCMentor Graphics 宣布将推出Questa验证产品系列，这些新型验证工具支持测试平台自动化 (testbench automation)、覆盖率驱动式验证 (Coverage-Driven Verification，CDV)、以断言为基础的验证 (Assertion- Based Verification，ABV) 和事务级建模 (Transaction-Level Modeling，TLM)。新产品线目前包含两套产品，分别是Questa SystemVerilog以及 Questa Advanced Functional Verification (AFV)，它们都采用最新的QuestaSim验证技术。 QuestaSim是第一个以标准为基础的单内核验证引擎，内建硬件描述语言 (HDL) 仿真器、约束条件解算器 (constraint solver)、assertion引擎、功能涵盖率分析和一组共同的使用者界面。所有调查都指出验证仍是设计周期的主要瓶颈，业界显然必须采用新验证方法，才有可能突破这个瓶颈。Mentor Graphics副总裁暨设计验证与测试部门总经理 Robert Hum表示，随着Questa推出，设计人员将能使用最新的语言标准和方法，不但让他们更快找出更多错误，还会提高验证生产力。新验证方法需要标准过去两年里，数种新验证语言已完成标准化，例如SystemVerilog、SystemC和PSL，这些验证语言的出现使设计团队得以改用CDV、ABV或TLM等新验证方法，避免被专属语言或解决方案绑住的风险。Sunburst Design 总裁和Verilog及SystemVerilog产业专家Cliff Cummings表示：我们认为SystemVerilog非常重要，它是系统级验证的主要标准，使得许多验证方法都能用于整个设计流程。我们相信Mentor的Questa解决方案将会扩大SystemVerilog在先进验证方面的应用。Questa SystemVerilog带领Verilog设计人员迈向未来Questa SystemVerilog把 IEEE P1800 SystemVerilog新标准的多个重要部份整合至一套单核心验证解决方案，这包括设计建构元素 (design constructs)、测试平台建构元素 (testbench constructs)、assertions以及直接编程界面 (Direct Programming Interface)，Verilog使用者现能运用以标准为基础的多种新验证方法，确保未来的重复使用和设计的可移植性。这套整合式解决方案的效能和除错能力都远胜过使用者目前必须自行组合的多工具、多语言解决方案。Questa AFV提供真正的混合语言验证Questa AFV 是以混合语言流程 (mixed language flow) 为目标的单核心验证解决方案，它同时支持SystemVerilog、VHDL、PSL 和SystemC，使设计人员能够选择最合适的语言。除此之外，与SystemVerilog验证能力的紧密连结，并将其用于受限随机 (constrained-random) 测试平台的产生以及功能覆盖率的验证也对VHDL使用者大有好处。可扩展式验证和其它Mentor Graphics技术Questa 是Mentor Graphics Scalable Verification解决方案产品线的最新产品，Questa AFV以及 Quest