简易逻辑分析仪.doc

简易逻辑分析仪本设计采用单片机（89C51）和可编程逻辑器件作为系统的控制核心。设计采用了模块化的设计思想，包括数字信号发生器、采样保持电路、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换、液晶显示、控制面板等功能模块。数字信号发生器由单片机读取8个外部开关状态，经循环移位输出。单片机检测8通道输入，在满足触发条件时，进行一次采样和存储，输入经采样保持器LF398，既可以满足对8路信号的A/D转换为同一时刻的数据，又可以提高输入阻抗。CPLD一方面控制存储器里的数据输出，经DAC0800转换为模拟电压后作为示波器的Y通道输入；另一方面由CPLD产生8位的循环递增数字信号，经DAC0800转换为模拟电压后，其电压波形为锯齿波，将它作为示波器的X通道输入。存储器采用双口RAM（IDT7132），这样可较简单的实现单片机与CPLD之间的通信。整个系统较好的实现了题目的要求，达到了较高的性能指标。一、设计思路与论证 1、 数字信号发生器模块 方案一：采用74LS199产生8路数字信号。74LS199是具有串行/并行输入及并行/串行输出的8位移位寄存器。但此方案控制复杂，且需频率为100Hz的时钟，不易采用。 方案二：采用单片机编程实现序列信号发生器。通过8路拨段开关来设定要产生的序列信号，单片机读取这8路信号，经过处理，产生循环移位序列，且单片机定时精确。此方案简单可行。故我们采用了方案二。 2、 8位输入、触发电路 方案一：采用8片模数转换器同时对8路信号进行采集，然后将采集到的数据用单片机与转换成数字量的逻辑门限电压进行比较以决定其逻辑。但需要的AD芯片较多，不宜采用。 方案二：将8路输入信号先用采样保持器LF398进行保持，以保证A/D转换的8路数据为同一时刻的数据，然后使用8通道A/D转换器ADC0809顺序采集保持在LF398中的数据，并用单片机判断其逻辑。逻辑门限电压由键盘输入给单片机，实现题目要求的16级门限变化。此方案容易控制，实现简单。故我们采用此方案。 3、 存储电路 方案一：采用RAM（6264）作为数据存储器。单片机负责将波形数据写入RAM，CPLD控制RAM中波形数据的输出。但因实现单片机和CPLD共同控制 RAM（6264）的方法比较复杂，所以不采用此方案。 方案二：采用双口RAM（IDT7132）作为数据存储器。由于IDT7132有两组相互独立的数据线、地址线、片选线和读写控制线，因此单片机和CPLD可以对双口RAM同时进行读写操作，并且互不影响。这样单片机可利用双口RAM的其中一组数据线、地址线、控制线对双口RAM进行写操作，CPLD可利用双口RAM的另一组数据线、地址线、控制线对双口RAM进行读操作，控制简单，容易实现单片机与CPLD之间的通信。而且IDT7132的读写时间小于100ns，这样输出数据的速度完全可以在示波器上显示8路信号。此方案控制简单，能实现高速读取，故选用此方案。 4、 控制系统 方案一：使用单片机的最小系统控制方式。即由单片机控制所有的外围设备，包括A/D转换器、存储器、键盘及显示、D/A转换器。这要求单片机除了完成基本的处理分析外，还需要完成信号的采集、存储、显示、示波器的X、Y通道控制等控制与处理工作。其优点是系统规模较小，有一定灵活性，但是程序复杂，调试困难，难以达到题目要求。 方案二：使用单片机与CPLD相结合的方式。即由单片机完成人机界面、系统控制、信号的采集分析及信号的处理和变换，而利用CPLD控制数据的输出及示波器X、Y通道的控制。这个方案兼顾了前两种方案的优点，故选用此方案。 5、 波形显示模块 方案一：用模拟示波器的Y-T方式来显示8路信号。Y通道循环输入8路信号，各路信号的电平不同，即可在示波器上显示8路信号的波形。此方案的优点是示波器的通道控制简单，但波形难以做到稳定，故不采用。 方案二：用模拟示波器的X-Y方式来显示8路信号。X通道的扫描信号为周期的锯齿波。Y通道的8路波形信号电压是通过CPLD取出双口RAM中的数据经D/A转换后得来。这样就可以给每路信号的逻辑电平分配不同的数字量，经D/A转换后就使得各路信号的逻辑电平都对应着不同的模拟电压，以实现在示波器上显示8路通道的波形，同时，利用模拟示波器的X-Y方式可做到X、Y通道信号的严格同步，使波形显示清晰稳定,故采用方案二。 二、 总体方案设计 本系统采用单片机和可编程逻辑器件作为数据处理及控制核心，由单片机完成人机界面、系统控制、信号的采集分析及信号的处理和变换，而利用CPLD控制数据的输出及示波器X、Y通道的控制。将设计任务分解为信号发生器、逻辑信号门限电压比较、信号采集与存储、示波器X-Y通道控制、触发点与时间标志线控制、D/A转换、液晶显示、控制面板等功能模块。图1给出了系统的总体框图。 图 1 系统总体框图三、单元电路设计及理论分析 1、 数字信号发生器模块 用89C51产生8路逻辑信号序列及同步时钟脉冲。在89C51的P2口接8个开关，单片机不停的读入8个开关的状态并与上次状态数据比较，若不同，则保存读入的状态数据，若相同，则状态数据不变，这样就可以实现逻辑信号序列的预置功能。利用89C51的定时器定时10ms，每到一个10ms，就将8bit的状态数据发送到P1口，然后将8bit的状态数据通过循环移位指令进行循环移位，这样就可以产生时钟频率为100Hz的循环移位的逻辑信号序列且输出信号为TTL电平,满足题目要求。电路原理图如图2所示。 图2 信号源产生电路原理图2、 8路数据保持模块 8路数据保持电路的作用是当时钟触发脉冲到来时，启动LF398对8 路输入信号进行保持，这样可以保证ADC0809转换的8路数据为同一时刻的数据。同时LF398的输入阻抗大于50K，满足题目对输入阻抗的要求。电路图如图3所示。 图 3 采样保持电路原理图3、 逻辑门限电压比较模块 因为ADC0809的基准电压为+5V，则+4.98V的电压对应的数字输出量为255，所以16级逻辑信号门限电压对应的数字量如下表所示。 逻辑信号门限电压可以通过按键计数来选择，这样就可以将A/D转换来的数字量与不同逻辑信号门限电压所对应的数字量进行比较，若大于则判为逻辑1，若小于则判为逻辑0，其精度可达到5V/256=0.02V。满足题目要求。4、 输入数据采集模块 单片机检测数字信号发生器来的同步脉冲，当检测到脉冲上升沿时，控制LF398保持当前数据，然后触发ADC0809进行采集，并将采集到的数据与触发字进行比较，当满足触发条件时，单片机将采集到的数据处理后存到双口RAM（IDT7132）中,接着对每通道再采集31次并存储。每通道的存储深度为32bit。原理图如图4所示。通道1到通道8对应的地址为8000H-8007H。 图 4 采集模块电路原理图5、 数据存储模块 数据存储电路的作用是将ADC0809采集的数据、触发位置数据和时间线数据写入存储器（IDT7132）中，由89C51来控制。电路原理图如图5。 图 5 数据存储模块电路原理图6、 示波器X-Y通道控制模块 示波器X-Y通道控制模块是将采集到的8路逻辑信号、触发位置和时间线（作第9路处理）清晰稳定的显示出来。为了使波形清晰稳定，波形的扫描频率至少要75Hz（我们取100Hz，以保证稳定显示）；并取X、Y通道的点数为256点，这样9路波形扫描完一次，X通道打了2569=2034点，这样打到示波器上点的频率为：2569100=0.2304MHz，为此我们采用可编程逻辑器件（EPM7128）做控制以满足速度要求，并可做到X、Y通道信号的严格同步。可编程逻辑器件的顶层逻辑如图6所示。 图 6 CPLD顶层逻辑图CPLD的内部逻辑图如图7。包括了与单片机通讯模块、分频模块、X通道输出模块及Y通道地址输出模块。 图 7 CPLD的内部逻辑图为了将8路逻辑信号在模拟示波器上垂直分开，就要使不同通道的逻辑电平对应不同的模拟电压。由于示波器Y通道的模拟输入电压是由D/A转换而来的，因此将不同通道的逻辑电平对应不同的数字量，经D/A转换后就可产生不同的模拟电压，又因为我们采用的是8位D/A（DAC0800），所以各通道的逻辑电平对应的数字量如下表所示。7、 触发点和时间线显示模块 我们将触发点和时间线作为第9通道来处理。当扫描完前8路逻辑信号波形，就开始扫描触发点和时间标志线。此时根据触发点的位置将示波器X、Y通道的电压固定，即可在示波器上显示一点（触发点），延时一定 时间后，根据要求的时间标志线位置将示波器X通道的电压固定，而将示波器Y通道的的电压从小增到大，即可在示波器上显示一条垂直的线（时间标志线）。8、 键盘模块 我们的键盘是采用两片8-3 编码器（74LS148）级联来形成的，共有16个按键。16个按键一端接地，另一端接编码器的输入。当接编码器0脚时，ABC输出000；接1脚时，ABC输出001，依此类推。编码器的14脚作为第四位地址输出，第一级的编码器有键按下时，14脚输出0，否则输出1。这样就形成了四位地址，可以判断16个按键。两片编码器的14脚经与门输出，接单片机的中断。有键按下时，产生中断；无键按下时，不产生中断。电路原理图如图8所示。 图 8 键盘电路原理图四、 软件设计 单片机软件流程图如图9。 五、 结论 1、 实现了频率为100H