集成电路工艺原理.docx

“集成电路工艺原理” 集成电路工艺原理复习2第一章导论半导体产业311 引 言 1.1 引 言p 微电子学：Microelectronics微型电子学微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路及系统的电子学分支p 微电子学：Microelectronics 微型电子学成的微小型化电路及系统的电子学分支。电子学4 核心：集成电路。 微电子学11 引 言 1.1 引 言 集成电路：IC Integrated Circuit通过一系列特定的加工工艺，将晶体管、二极管等有源件 容等 件 连 集成电路：IC，Integrated Circuit器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si 、GaAs）上，封装在 个外壳内 执行特定电路或系统功能 在一个外壳内，执行特定电路或系统功能。封装后的集成电路511 特征尺寸Common IC Features1.1 特征尺寸Contact HoleLine Width Space关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，6它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好11 特征尺寸 1.1 特征尺寸关键尺寸(CD)的发展711 特征尺寸晶体管集成数量的发展1.1 特征尺寸1971年，Intel的第一个微处理器4004：10微米工艺，仅包含2300多只晶体管；82010年，Intel的最新微处理器Core i7：32纳米工艺，包含近20亿只晶体管。12 摩尔定律The Moores Law摩尔定律1.2 摩尔定律Moore定律是在1965年由INTEL 公司的Gd M 提 的Gor don M oore提出的，其内容是：硅集成电路按照4年为 集成电路按照年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30% IC 线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。主要有以下三种 版本 ：1、芯片上所集成的晶体管的数目，每隔18个月就翻一番。、微处理器的性能每隔 个月提高一倍，而价格下降一倍。92、微处理器的性能每隔18个月提高一倍，而价格下降一倍。3、用一个美元所能买到的电脑性能，每隔18个月翻两番。13 硅片尺寸 1.3 硅片尺寸硅片尺寸（Wafer Size）的发展2008年片尺寸 的发展2000年1992年1987年年 1981年1975年1965年 1965 年1050mm 100mm 125mm 150mm 200mm 300mm 450mm2 吋 4 吋 5 吋 6 吋 8 吋 12吋 18吋14 半导体产业发展趋势 1.4 半导体产业发展趋势SiP3D集成融合11ITRS国际半导体技术蓝图1 4 More Moore 1.4 More Moore“More Moore”芯片特征尺寸的不断缩小。l 从几何学角度指的是为了提高密度 性能和可靠性在晶圆水平和 l 从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小l 与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影12关 结构改善等非几何学 技术 新材料 用来响晶圆的电性能。1 4 More MooreMore Moore1.4 More MooreHigh-K材料：高介电常数，取代SiO2作栅介质，降低漏电。Hig h-K 材料相对介电常数为25左右，甚至可以到37。13gLow-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度。Low-K材料相对介电常数在3 左右。14ITRS国际半导体技术蓝图1 4 More Than Moore 1.4 More Than MooreMore Than Moore功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装15加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC) 转移。1 4 More Than Moore 1.4 More Than Moore功率系统集成芯片(Power SoC or SiP )功率器件1615 集成电路IC 企业划分 集成电路IC企业大致上可分为以下几类1.5 集成电路IC 企业划分p 通用电路生产厂，典型生产存储器和CPU；p 集成器件制造商(IDM- Integrated Device Manufactory p 集成器件制造商(IDMIntegrated Device Manufactory Co.) ，从晶圆之设计、制造到以自有品牌行销全球皆一手包办，如Intel，Mortorola；p Foundry 厂，标准工艺加工厂或称专业代工厂商，如TSMC 、SMIC ；p Fabless：IC 设计公司，只设计不生产。如AMD；p Chipless：既不生产也不设计芯片，而是设计IP内核 授权给半 体公 使 如 核，授权给半导体公司使用。如RAM（Advanced RISC Machines ）；p Fbli 轻晶片厂 有少量晶圆制造厂的IC公司17p Fablite ：轻晶片厂，有少量晶圆制造厂的IC公司。第二章硅和硅片的制备1821 半导体级硅 2.1 半导体级硅SiHCl3Polycrystalline silicon rod 多晶硅棒 西门子工艺提纯的材料有很高纯度：silicon rod 多晶硅棒99.9999999% (共9 个9) ；没有按照希望的晶体顺序排列原子 还不 顺序排列原子，还不能直接使用。SGS 的西门子反应器19SGS 的西门子反应器22晶体结构多晶和单晶结构 2.2 晶体结构 多晶和单晶结构多晶结构 单晶结构 多晶结构Polycrystalline structure单晶结构Monocrystalline structure单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能。糟糕的晶体结构和缺陷会导致微缺陷的形成 并将影响晶片制备20和缺陷会导致微缺陷的形成，并将影响晶片制备23 单晶硅生长CZ法 2.3 单晶硅生长 CZ法CZ法( Czochralski 切克劳斯基） 法( 切克劳斯p CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n 或p 型的固体硅锭；p 85%以上的单晶硅是采用CZ法生长； 以 的单晶 是采用 法长；p 籽晶为所需晶向的单晶硅。CZ法生长的硅锭Silicon Ingot Grown by CZ Method2123 单晶硅生长CZ单晶炉 2.3 单晶硅生长 CZ单晶炉Crystal puller andCrystal seed籽晶Crystal puller and rotation mechanism单晶拉伸与转动机械Single crystal siliconMolten polysilicon熔融多晶硅Single crystal silicon单晶硅Heat shield热屏蔽Quartz crucible石英坩锅Carbon heating element拉单晶炉Water jacket水套Carbon heating element碳加热部件22CZ拉单晶炉CZ Crystal Puller23 单晶硅生长CZ单晶炉 2.3 单晶硅生长 CZ单晶炉p 直拉法目的 实现均匀掺杂和复 p 直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；p 关键参数：拉伸速率和晶体旋转 p 关键参数：拉伸速率和晶体旋转速度。300 mm Si cr y stal puller 23ypPhotograph courtesy of Kayex Corp., 24 单晶硅生长区熔法区熔法（Float Zone ）晶体生长 气体入口2.4 单晶硅生长 区熔法区熔法（Float Zone）晶体生长 气体入口Gas inlet (inert)卡盘Chuck熔融区Molten zone多晶硅（硅）棒rod可移动RF线圈Traveling RF coilRFp 纯度高，含氧量低p 晶圆直径小籽晶Seed crystal卡盘Chuck晶圆直径小24惰性气体出口Inert gas outChuck25 硅片制备晶向选取常用的硅片2.5 硅片制备 晶向选取常用的硅片p CMOS 电路 p CMOS 电路P type （Boron doped）（100 ）晶向电阻率：1050 cmp BJT p BJT(111)晶向25第三章集成电路制造工艺概况2631 硅片制造厂的分区概述亚微米CMOS IC制造厂典型的硅片流程模型3.1 硅片制造厂的分区概述亚微米CMOS IC 制造厂典型的硅片流程模型硅片制造前端抛光硅片起始薄膜硅片制造前端抛光无图形的硅片薄膜扩散 刻蚀 光刻 完成的硅片测试/拣选t注入2732 CMOS 工艺流程 3.2 CMOS工艺流程PassivationBond PadIMD1 W Via PlugMetal 2BPSGW Contact PlugMetal 1Poly GateSpacerN+Source N+DrainP+SourceP+DraingGateOxidepSili co n Substr ate P+Silicon Epi Layer P-P-Well N-Well28S co Subst ate33 CMOS 工艺流程 3.3 CMOS工艺流程UV lightSilicon substrateSilicon dioxideoxygenoxidephotoresistMaskexposedphotoresistexposedphotoresistCMOS工艺流程Oxidation(Field oxide)PhotoresistDevelopPhotoresistCoatingMask-WaferAlignment and ExposureExposed Photoresist流程中的主要polysiliconSilane gasDopant gasgate oxideoxygenoxideIonized oxygen gasphotoresistoxideIonized CF4gasoxideIonized CCl4gas主要制造步骤Scanning ionPolysiliconDepositionOxidation(Gate oxide)PhotoresistStripOxideEtchPolysiliconMask and Etch步骤GSDtop nitrideS DGsilicon nitrideContact holesS DG oxDGion beamSdrainS DGMetal contacts 29Active RegionsNitrideDepositionContactEtchIon ImplantationMetal Deposition and Etch第四章 氧 化 第章氧 化氧化物3041 二氧化硅的生成方法 4.1 二氧化硅的生成方法p 热生长： 在高温环境里 通过外部供给高纯氧气 在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。p 淀积： 通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。3142热氧化生长化学反应 4.2 热氧化生长 化学反应氧化的化学反应p 干氧：Si （固）O2 （气） SiO2( 固)氧化速度慢 氧化层干燥 致密 均匀性 重复性 氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.p 水汽氧化 Si （固）H O （水汽） p 水汽氧化：Si （固）H2O （水汽） SiO2 （固）+ H2 （气）氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。p 湿氧：氧气携带水汽，故既有Si 与氧气反应，又有与水汽反应。氧化速度、氧化质量介于以上两种方法之间32方法之间。43 二氧化硅的基本特性 4.3 二氧化硅的基本特性热SiO2 是无定形的( 熔融石英1710)p 密度= 2 2 gm/cm3p 密度= 2.2 gm/cm3p 分子密度= 2.3E22 molecules / cm3p 晶体SiO2Quartz = 2.65 gm/cm3良 的电绝 材料作介 良好的电绝缘材料( 作介质层) 带隙EnergyGap 9 eV 带隙EnergyGap 9 eV Resistivity 1E20 ohm-cm（高电阻率）3343 二氧化硅的基本特性 4.3 二氧化硅的基本特性高击穿电场( 不容易被击穿)l 10MV/cm稳定和可重复的Si/SiO2 界面；硅表面的生长基本是保形的。3443 二氧化硅的基本特性 4.3 二氧化硅的基本特性v 对杂质阻挡特性好v 硅和SiO2 的腐蚀选择特性好（HF等） v 硅和SiO2 的腐蚀选择特性好（HF等）3543 二氧化硅的基本特性v 硅和SiO2 有类似的热膨胀系数4.3 二氧化硅的基本特性v 硅和SiO2 有类似的热膨胀系数3644 二氧化硅的用途保护器件免划伤和隔离沾污（钝化）4.4 二氧化硅的用途保护器件免划伤和隔离沾污（钝化）n SiO2 是坚硬和无孔（致密）的材料3744 栅氧电介质Gate Oxide Dielectric4.4 栅氧电介质Gate oxidePolysilicon Gaten- well p- wellp+ Silicon substratep- Epitaxial laye rV 的调整 VT的调整:1. 阱掺杂浓度2 二氧化硅厚度382. 二氧化硅厚度44 掺杂阻挡Oxide La yer Dopant Barrier4.4 掺杂阻挡ypl 作为掺杂或注入杂质到硅片中的掩蔽材料3944 金属间介质层 4.4 金属间介质层Metal-2 ILD-3Metal-1 1 ILD-2 gap fill ILD-2LI oxideILD-1n- well p- wellp+ Silicon substratep- Epitaxial layer4045 垫氧化层氮化硅缓冲层以减小应力( 很薄)4.5 垫氧化层氮化硅缓冲层以减小应力( 很薄)4146 氧化生长模式 4.6 氧化生长模式氧化层厚度与消耗掉的硅厚度的关系20 Si SiONxN x =22 3 22 350 10 / 22 10 / NcmN cm = = 25.010 / 2.210 / Si SiONcmN cm = =00.45 x x =4247 氧化速率 4.7 氧化速率：描述氧化物在硅片上生长的快慢 ：描述氧化物在硅片上生长的快慢p 氧化物生长模型是由迪尔（Deal ）和格罗夫（Grove）发展的线性 抛物线性模型 发展的线性一抛物线性模型；2() tAtBtt +=+() ox oxtAtBtt +=+v t 为硅片经过t 时间后SiO 的生长厚度( m) v tox 为硅片经过t 时间后SiO2的生长厚度( m)v B 为抛物线速率系数( m2/h)v B/A 为线性速率系数( m/h) v B/A 为线性速率系数( m/h)v t0 为初始氧化层厚度( m)v 为生成初始氧化层t ( m)所用的时间(h) t43v 为生成初始氧化层to ( m)所用的时间(h) t47 氧化速率24.7 氧化速率2() ox oxtAtBtt + =+氧化层足够 氧化层足够薄时tox很小厚时tox值大( ) t + tABtox( ) t + t B tox244A48 选择性氧化 4.8 选择性氧化 选择性氧化区域是利用SiO2 来实现对硅表面相邻器件间的电隔离。p 局部氧化工艺 LOCOS（Llidti p 局部氧化工艺LOCOS（L ocal oxid ati on of silicon ）工艺；0.25 m以上工艺常用p 浅槽隔离技术STI （Shallow Trench Ilti ）工艺 025 以下工艺常用 I so lati on）工艺。0.25 m以下工艺常用4548 局部氧化工艺LOCOS Process4.8 局部氧化工艺1. Nitride deposition 2. Nitride mask & etchSilicon Nitride3. Local oxidation of siliconSiO2 growthPad oxide(i iti l id )SiO2SiO (i niti a l ox id e )4. Nitride stripSiO2NitrideSiliCross section of LOCOS field oxide(A t l th f id i idi ti l)Silicon46(Ac t ual grow th o f ox id e is omn idirecti ona l)48 局部氧化工艺Selective Oxidation and Birds Beak Effect4.8 局部氧化工艺氮氧化硅，Silicon oxynitride氮化硅掩蔽氧化Nitride oxidation mask鸟嘴区，Birds beak region选择性氧化Nitride oxidation mask选择性氧化Selective oxidation垫氧化层Pad oxideSilicon dioxidePad oxideSilicon substratep 普遍采用SiO2/Si3N4 覆盖开窗口，进行局部氧化。问题: 1. 存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2 ，有47题 存在鸟嘴 氧扩散到3 4 膜下面 2 有效栅宽变窄，增加电容；2. 缺陷增加。48 浅槽隔离工艺STI Process-浅槽隔离工艺4.8 浅槽隔离工艺1. Nitride deposition 2. Trench mask & etchSilicon Nitride3. Sidewall oxidation and trench fillOxide over nitridePad oxide(initial oxide)4. Oxide planarization (CMP) 5. Nitride stripOxideTrench filled with deposited oxideSidewall linerSilicon48Cross section of shallow trench isolation (STI)48 浅槽隔离工艺 4.8 浅槽隔离工艺优点：u 消除了鸟嘴现象；u 表面积显著减少； u 表面积显著减少；u 超强的闩锁保护能力；沟道 有侵 u 对沟道没有侵蚀；u 与CMP兼容。4949热氧化生长氧化生长模式 4.9 热氧化生长 氧化生长模式SiO2/Si界面的电荷积累Oxygen Silicon2u 距Si/SiO2界面2nm以内的Si 的不完全氧 以内的Si 的不完全氧化是带正电的固定氧化物电荷区；PositiveSiO2化物电荷区；对于器件的正常工作，界面处的电荷堆Positive charge积累积是不受欢迎的；通过在氢气或氢一Silicon氮混合气中低温450 退火，可以减少这种不可接受的电荷50不可接受的电荷。410 热氧化生长氧化生长模式 4.10 热氧化生长 氧化生长模式氯化物在氧化中的应用p 在氧化工艺中用含氯气体可以中和界面处的电荷堆 p 在氧化工艺中用含氯气体可以中和界面处的电荷堆积，氯离子能扩散进入正电荷层，并形成中性层；p 在热氧化工艺中加入氯化物离子的另一重要优点是它们能使氧化速率提升10%一15%； 它们能使氧化速率提升10% 15%；p 氯的存在实际上能固定称为俘获) 来自炉体、工艺原材料和处理的可动离子沾污。51第五章 淀积 第五章 淀积表面薄膜的形成 表面薄膜的形成5251 引 言ULSI 硅片上的多层金属化5.1 引 言片 的多层 属化Bonding pad metalILD-6Passivation layer多层金 化ILD-4ILD-5多层金属化Multilayer Metallization1 ILD 2 fill ILD 2ILD-3指用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层。LI oxide1 ILD -2 gap fill ILD - 2ILD-1 金属层Metal Layers 介质层Dielectric LayersEit illn- well p- wellLI oxide LI oxide 介质层Dielectric Layers53p+ Silicon substratep- Epit axia l l ayer51 引言金属层 5.1 引言 金属层材料：铝(Al) 、铜(Cu)名称 M1 M2Metal4名称：M1、M2金属层：增加一层，成本增加：15%关键层：底层金属M1Metal3Metal2关键层：底层金属M1非关键层：上层金属考虑 速度与功耗 Ml1 考虑：速度与功耗，寄生参数（电容、电感、电Metal1在芯片中的金属层54容、电感、电阻）在芯片中的金属层51 引言介质层间介质5.1 引言 介质层层间介质ILD interla yer dielectricMetal-2 Metal-1 y 材料：SiO2 （介电常数39 40之间）或者玻璃1 ILD-2 gap fill ILD-2ILD-33.94.0之间）或者玻璃 作用：LI oxideILD-1电学隔离晶体管器件和互连金属层； p-Epitaxial la y ern- well p- well物理隔离晶体管器件和可移动粒子等杂质源。p+ Silicon substratep p y55可移动粒子等杂质源。52 淀积种类 5.2 淀积种类p 化学气相淀积（CVD）：通过气态物质的化学反应 在衬底表面上淀 通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。p 物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并 或用等离子体中高能气体离子击打出来 并在表面凝聚形成薄膜。5653化学气相淀积的特点 5.3 化学气相淀积的特点1. 产生化学变化（化学反应或热分解） 产生化学变化（化学反应或热分解）2. 膜中所有的材料物质都源于外部的源3. 化学气相淀积工艺中的反应物必须以气相形式参加反应5753 化学气相淀积化学过程CVD反应室5.3 化学气相淀积 化学过程1) 反应物的质量传输 CVD反应室CVD Reactor1) 反应物的质量传输Gas delivery8) 副产物去除By-product removal副产物Exhaust2) 薄膜先驱物反应7) 副产物的解吸附作用Continuous filmBy -products3) 气体分子扩散先驱物扩散到衬底6) Surface reactionsExhaustContinuous film4) 先驱物的吸附5) 先驱物扩散到衬底6) Surface reactionsSubstrate58CVD 传输和反应步骤53 化学气相淀积淀积速率 5.3 化学气相淀积 淀积速率1 质量传输限制淀积速率 1 、质量传输限制淀积速率淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面 速率对温度不敏感（如高压C ） 物到衬底表面，速率对温度不敏感（如高压C VD）。2 、反应速度限制淀积速率淀积速率受反应速度限制，这是由于反应温度或压力过低(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度。 可以通过加温、加压提高反应速度。 为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布。5954掺杂SiO2- 磷硅玻璃回流v 磷硅玻璃回流（PSG reflow ）5 . 4 掺杂SiO2 磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流。6055 硼磷硅玻璃回流（B PSG reflow ）5.5 硼磷硅玻璃回流（B PSG reflow ）6154 CVD淀积系统APCVD 5.4 CVD淀积系统 APCVD常压化学气相淀积设备APCVD特点：常压化学气相淀积设备 APCVD化学反应在常压下进行，淀积 SiO2 和掺杂SiO2 膜：如磷硅玻璃（PSG ）。 2设备比较简单，产量低；片内及片间均匀性较差 台阶覆盖能力差 片内及片间均匀性较差，台阶覆盖能力差，易产生雾状颗粒、粉末等。提高稀释气体流量和降低淀积温度，可以提高均匀性。6254 CVD淀积系统LPCVD 5.4 CVD淀积系统 LPCVD低压化学气相淀积设备LPCVD特点：p 常用温度300 900 淀积速率常由反应速低压化学气相淀积设备p 常用温度300 900 ，淀积速率常由反应速率限制;p Si 片垂直放置，产量高；p 控制反应区温度均匀，淀积的膜均匀性好; 控制反应区温度均匀 淀积的膜均匀性好;p 淀积中Si 片表面发生大量碰撞，有助于增强填隙能力; 填隙能力;p 一般热壁加热以保证很长范围的均匀温度63分布。56 LPCVD淀积系统氮化硅（Si3N4 ）：5.6 LPCVD淀积系统氮化硅（Si3N4 ）：p 硅片最终的钝化层，能很好地抑制杂质和潮气的扩散。p 掩蔽层。在STI 工艺中，因其与Si 的晶格常数和热膨胀系数差别比SiO 大 故需要薄的垫氧 膨胀系数差别比SiO2 大，故需要薄的垫氧。p 因其介电系数（7.5）较SiO2 （3.9）大，故不用于ILD 以免产生大的电容 降低芯片的速度 ILD ，以免产生大的电容，降低芯片的速度。用LPCVD淀积，可以获得良好阶梯覆盖能力和高度均匀性的氮化硅膜。3SiCl2H2(气态)4NH3 （气态） 64Si3N4 （固态）6HCl（气态）6H2 （气态）57 LPCVD淀积系统多晶硅：通常用LPCVD方法淀积 在MOS5.7 LPCVD淀积系统多晶硅：通常用LPCVD方法淀积。在MOS器件中，掺杂的多晶硅作为栅电极。u 通过掺杂可得到铁电的电阻u 和 氧化硅优良的界面特性 u 和二氧化硅优良的界面特性u 和后续高温工艺的兼容性 续u 比金属电极更高的可靠性u 在陡峭的结构上淀积的均匀性u 实现栅的自对准工艺65u 实现栅的自对准工艺57 LPCVD淀积系统 5.7 LPCVD淀积系统多晶硅掺杂：p 扩散高温过程电阻率很低，掺杂浓度超过固溶度极限。1021，迁移率3040cm2/Vsp 离子注入 剂量大时，1020，电阻率高10倍；迁移率3040cm2/Vs 低温过程p 淀积过程中加入杂质气体10201021，迁移率3040cm2/Vs 低温过程；多晶硅温度系数： 30 40cm /Vs 低温过程；多晶硅温度系数：110-3/。665 8 PECVD淀积系统等离子增强CVD Pl Eh dCVD5.8 PECVD淀积系统等离子增强CVDPl asma- En h ance d CVD通过辉光放电等离子场中的高能电子撞击反应物气体分子，使之激活并电离，产生化学性质很活泼的自由基团，并使衬底产生更为活泼的表面结点，从而 自由基团 并使衬底产 更为活泼的表面结点 从而启动并加快了低温下的化学反应，实现化学气相淀积的技术。 的技术。1、设备的组成反应室和衬底加热系统、射频功率源、供气及抽气系统。675 8 PECVD淀积系统PECVD的优点5.8 PECVD淀积系统PECVD的优点：淀积温度低，如LPCVD淀积Si3N4 温度800900 PECVD仅需350 900 ，PECVD仅需350 。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等。PECVD的缺点填隙能力不足。PECVD的缺点：HDPCVD具有更好的填隙能力，因而在0.25 m及以后技术节点取代PECVD。68 及以后技术节点取代5 9 HDPCVD淀积系统高密度等离子CVD-HDPCVD5.9 HDPCVD淀积系统HDPCVD：等离子体在低压下以高密度混合气体的形式直接接触衬底表面反应成膜。v 反应温度低: 300 400； v 反应温度低: 300 400；v 薄膜填充高深宽比间隙能力强。HDPCVD使用同步淀积和刻蚀，这是介质填充高深宽比间隙且无空洞的基础。高密度等离子体和衬底偏置产生的方向使HDPCVD69能够填高深宽比间隙。5 9 HDPCVD淀积系统HDPCVD 工艺的基本步骤5.9 HDPCVD淀积系统的基本步骤1. 离子诱导淀积Ion-induced deposition指离子被拖出等离子体并淀积形成间隙填充的现象2. 溅射刻蚀Sputter etch具备一定能量的Ar和因为硅片偏置被吸引到表面的反应离子轰击表面并刻蚀（移走）原子3. 再次淀积Redeposition原子从间隙的底部被剥离 通常会再次淀积到侧 原子从间隙的底部被剥离，通常会再次淀积到侧壁上，这对间隙侧壁和底部厚度的一致性来说很重要70重要5 9 HDPCVD淀积步骤 5.9 HDPCVD淀积步骤淀积刻蚀再次淀积715 9 HDPCVD淀积实际填充高深宽比（大于3 1 ）槽的步骤5.9 HDPCVD淀积实际填充高深宽比（大于3 ：1 ）槽的步骤CapSiO2Aluminum2 ) PECVD帽1) HDPCVD 间隙填充 3 ) CMP3-Part Process for Dielectric Ga p Fill) )72p512 介质及其性能介电常数 5.12 介质及其性能 介电常数介电常数介电常数：指材料在电场作用下存储电势能的有效性 代表介质作为电容的能力遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，效性，代表介质作为电容的能力。电阻和寄生电容增大，导致RC信号延迟增加。解决的办法：采用铜作为互连金属减小电阻，采用低k 材料作为层间介质减小电容，从而减小RC信号延迟。 层介 低k介质作为层间介质优点：73减少相邻导线间的电耦合损失，提高导线的传输速率。512 芯片性能Interconnect Dela y (RC) vs. 特征尺寸(m m)的变化5.12 芯片性能y m2.5互连延迟Interconnect delay (RC)2.01 0-9sec)互连延迟 Interconnect delay (RC)1.510time ( 1门延迟Gate delay1 . 00.5Delay 00.51.01.52.074特征尺寸Feature size ( m m)512 芯片性能总互连电容5.12 芯片性能电容m)76线电容正比于绝Farads/cm65 线电容C 正比于绝缘介质材料的k 值；e (10-12F43K = 4K = 3 应用低k 材料并辅以低电阻金属连线会pacitance21K = 2K= 1低会 给ULSI互连系统带来性能上的优化。Cap00 0.5 1.0 1.5 2.0 2.5 3.0性能上的优化。75间距Space (m m)512 低k介质要求低k 绝缘介质要求5.12 低k介质要求电学 机械学 热学 化学 工艺 金属化 低 缘介质要求低介电常数 好的粘附性 热稳定性 耐酸和碱 图形制作 低的接触电阻 低介电损失 低的收缩性低的热扩散系数 选择腐蚀 好的间隙填充能力 低的电子迁移 低的漏电流 抗开裂 高导热 低的杂质 平坦化 低的应力 高可靠性 低应力 无浸蚀 低的针孔 光滑表面 好的硬度 低的湿气吸收 少的颗粒 与势垒金属兼容 好的硬度 低的湿气吸收 少的颗粒 与势垒金属兼容 可接受的存储寿命 低k介质须具备： 低k介质须具备： 低泄漏电流、低吸水性、低应力、高附着力、高硬度、高稳定性、好的填隙能力 便于图形制作和平坦化 耐酸碱以及低接触电阻76好的填隙能力，便于图形制作和平坦化、耐酸碱以及低接触电阻。513 高k材料 5.13 高k材料高k介质 高k介质p 在DRAM存储器中引入高k 介质，以提高存储电荷（或能量）密度，简化栅介质结构；p 特征尺寸缩小，使栅氧厚度减小到几nm，出现问题: 出现问题:栅极漏电流增加多晶硅内杂质扩散到栅氧甚至衬底控制栅氧厚度在几纳米的难度较大。7755 介质及其性能高k 材料 5.5 介质及其性能 高k 材料随着tgate 的缩小，栅 的缩小，栅G随着gate 的缩小，栅 的缩小，栅泄漏电流呈指数性增长 超薄栅氧化层GSD氧化层栅氧化层的势垒直接隧穿的泄漏电流大量的晶体管tgate晶体管栅氧化层厚度小于30 后限制： 30 20 78限制：tgate 30 to 20 55 介质及其性能高k 材料 5.5 介质及其性能 高k 材料EOT- equivalent oxide thicknessSchematic image of MOS transistors in the year 2003 and 2013.7955 介质及其性能高k 材料 5.5 介质及其性能 高k 材料Physical and electrical thickness of high-k gate dielectric 80(ideal). SiO2equivalent thickness EOT is smaller than high-k physical thickness.第六章 第六章金属化8161 引言 6.1 引言金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。p 对未来的集成电路芯片 互连技术已成 p 对未来的集成电路芯片，互连技术已成为关键技术；为提高电路速度与集成度 应尽可能缩 p 为提高电路速度与集成度，应尽可能缩短互连线，或减小金属电阻率铜代替铝作为互连金属，对深亚微米线宽，利用低k层间介质。8261引言金属化多层金属化6.1 引言 金属化复合金属连接具有钨塞的通孔互连结构局部互连孔互连结构在硅衬底中的扩散的有源区初始金属接触扩散的有源区p 互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。p 接触：芯片内部的器件与第一金属层间在硅片表面的连接；p 通孔 穿过各种介质从某 金属层到毗邻金属层形成电通路的开口83p 通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。p 填充薄膜：填充通孔以便在两层金属间形成电连接。61引言金属化在硅片制造业中常用的金属及合金6.1 引言 金属化在硅片制造业中常用的金属及合金p 铝，铝铜合金p 铜p 阻挡层金属互连线p 阻挡层金属 钛钨（TiW ）、氮化钛（TiN ）等金属填充物 p 金属填充物 钨（W）、铝（Al）等p 硅化物8462 物理气相淀积 6.2 物理气相淀积v 蒸发Evaporationv 溅射Sputteringv 金属CVDv 铜电镀Copper electrop latin g 铜电镀 pp p g8563金属淀积系统溅射溅射6.3 金属淀积系统 溅射溅射：用高能粒子（经电场加速的正离子）冲击作为阴极的固态靶，靶原子与这些高能粒子交换能量后从表面飞出 淀积在作为阳极的硅片 换能量后从表面飞出，淀积在作为阳极的硅片上，形成薄膜。具有淀积并保持复杂合金的能力能够淀积高温熔化或难熔金属能够在直径8寸以上的硅片上淀积均匀薄膜能够在淀积前清除薄膜沾污(原位溅射刻蚀) 能够在淀积前清除薄膜沾污(原位溅射刻蚀)台阶覆盖较好8663金属淀积系统溅射离子溅射镀膜过程分为三步6.3 金属淀积系统 溅射1 真空中产生气体正氩离子，加速轰击负离子溅射镀膜过程分为三步：1. 真空中产生气体正氩离子，加速轰击负电的靶材。2 离子通过物理过程从靶上撞击出原子 2. 离子通过物理过程从靶上撞击出原子。3. 溅射的原子迁移到硅片表面形成薄膜。前两步与离子溅射刻蚀相同。在第三步中，从靶材料溅射出来的粒子，在真空环境中向基片作渡越运动，碰撞到基片后被基片吸附而淀积成薄膜8764 金属类型铝 6.4 金属类型 铝纯铝系统铝与P 型硅能形成低阻欧姆接触。N 型硅表面杂质浓度超过1019 3时 铝能与其形成低阻欧姆接触 双 度超过1019cm- 3时，铝能与其形成低阻欧姆接触