半导体存储器与可编程器件.doc

第8章 半导体存储器与可编程器件第1讲 半导体存储器一、教学目的：1、 了解半导体存储器的基本概念。2、 正确理解只读存储器，程序存储器。3、 掌握存储器容量的扩展，存储器实现逻辑函数。二、主要内容：半导体存储器的基本概念，只读存储器和程序存储器的特点及分类，存储器容量的扩展及用存储器实现组合逻辑函数。三、重点难点：各类存储器的特点；存储器容量的扩展；存储器实现逻辑函数。四、课时安排：2学时五、教学方式：课堂讲授六、教学过程设计复习，联系，导入新课：逻辑函数回顾；作业讲评；与后续课程（单片机、DSP等）的关联。新课讲解：概 述1、存储器的概念：它是计算机系统中的记忆设备，用来存放程序和数据。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。2、存储器的分类：（1）按存储介质分半导体存储器磁介质存储器光介质存储器（2）按存储方式分随机存储器顺序存储器（3）按存储器的读写功能分只读存储器(ROM)随机读写存储器(RAM)（4） 按信息的可保存性分非永久记忆的存储器永久记忆性存储器（5） 按在计算机系统中的作用分可分为主存储器辅助存储器高速缓冲存储器控制存储器等这里主要介绍半导体存储器。8.1 半导体存储器1、半导体存储器的概念：是能够存储大量二值信息的半导体器件，是计算机和许多数字系统的重要组成部分。它是一种通用型LSI。2、优点：容量大、存取速度快、耗电低、体积小、使用寿命长等3、分类：（1）根据存取功能只读存储器（Read Only Memory，简称ROM）：只读存储器正常工作状态下，只能读取数据，不能修改或写入数据。特点是电路结构简单，断电后数据不丢失，只能存储固定数据。随机存储器（Random Access Memory，简称RAM）：而随机存储器在正常工作状态下可以随时写入或读出数据。（2）根据制造工艺存储器分为双极型：双极型存储器以双极型触发器为基本单元，特点是工作速度快、但功耗大，主要用于对速度要求较高的场合。MOS型：MOS型存储器以MOS触发器或电荷存储结构为存储单元，特点是集成度高、功耗小、工艺简单。由于MOS电路、特别是CMOS电路的显著优点，大容量存储器均采用MOS工艺制成。4、衡量存储器性能的指标：（1）存储容量：存储容量一般用存储的字数和每个字所含位数的乘积表示（2）存取时间：存取时间反映存储器工作速度的快慢。8.1.1 只读存储器ROM1、特点：只读存储器的特点是只能读出、不能写入。适用于计算机和其他数字系统中存储系统软件、应用程序、常数等信息。ROM中的内容一般在产品出厂前由生产厂家写入并存储，不能使用简单的方法将其内容修改。2、分类：（1） 掩模ROM（masked ROM）（2） 可编程ROM（Programmable ROM，简称PROM）（3） 可擦除的可编程ROM（Erasable Programmable ROM，简称EPROM）（1）掩膜ROM掩模ROM是采用掩模工艺制成的ROM。其中存储的数据由制作过程中的掩模板决定。包括存储矩阵、地址译码器、输出缓冲器三部分组成。电路结构框图见图8.1所示。图8.1 ROM结构框图存储矩阵由存储单元组成，一个存储单元可以存放一位二进制代码。存储单元可以由二极管、双极型三极管或MOS管构成。(a) (b)图8.2 二极管ROM电路地址译码器将输入的地址转换为相应的控制信号，并以此从存储矩阵指定单元中选出数据送至输出缓冲器。由于存储单元数量众多，无法直接将每个存储单元输入/输出直接引出。所以给每个存储单元确定一个地址，只有被输入地址代码选中存储单元的数据才能与公共的输入输出端口连接，进行数据传递。输出缓冲器在提高存储器带负载能力的同时，实现对输出状态的三态控制。图8.2（a）为二极管组成的ROM电路，具有两位地址输入、四位数据输出。地址译码器由二极管与门构成，存储矩阵由二极管组成的编码器构成。输出一个代码称为一个“字”。A1、A0称为地址线；W3W0称为字线；D3D0称为位线。例如：地址线A1A0=00时，字线W0=1，其余字线为低电平。由电路图知，此时为高电平。若使能端，在数据输出端得到D3D2D1D0=0101。字线与位线的交叉点都存放了数据。接有二极管的交叉点存放1，未接二极管的交叉点存放0。交叉点的数目就是存储单元数。用存储单元的数目表示存储器的存储量（容量），表示成“字数位数”的形式。为了简化作图，也可以画出存储矩阵的结点连接图，在存储矩阵的交叉点上画一个圆点，代替存储器件，见图8.2（b）。（2）可编程ROM掩模ROM内容固定，适用于大批量生产、通用内容的存储器；不适用于小批量生产的情况，为此产生了PROM。它在出厂时其中的内容全部为1或0，使用时根据需要将内容自行写入PROM。以双极型PROM为例，它有两种结构：熔丝烧断型PROM和PN结击穿型PROM。图8.3为熔丝烧断型PROM存储单元原理图，由三极管和熔丝组成。在写入数据时只需将要存入0的存储单元上的熔丝烧断即可。图8.3 熔丝烧断型PROM存储单元熔丝一经烧断，不能再恢复，所以它只能写入一次，仍无法满足经常修改存储单元内容的需要，这就产生了可以擦除重写的ROM。(3)可擦除的可编程ROM可擦除的可编程ROM，即EPROM。可以对存储的数据擦除重写，重新进行编程，对需经常修改内容的ROM而言，是一种比较理想的器件。根据投入使用的先后顺序，EPROM可分为：紫外线擦除的可编程ROM（Ultra Violet Erasable Programmable ROM，简称UVEPROM）、电可擦除的可编程ROM（Electrically Erasable Programmable ROM，简称EEPROM或E2PROM）。从结构上讲，UVEPROM与PROM基本一样，只是存储单元结构不同。UVEPROM的存储单元早期使用了浮栅雪崩注入MOS管（Floating Gate Avalanche Injuction MOS，简称FAMOS管），是一种带有浮置栅的P沟道增强型MOS管；为克服PMOS管开关速度慢等缺点，现在的存储单元一般使用叠栅注入MOS管（Stacked Gate Injuction MOS，简称SIMOS管），是一种具有两个重叠栅极（控制栅Gc与浮置栅Gf）的N沟道增强型MOS管，控制栅Gc用于控制读出与写入、浮置栅Gf用于保存注入的电荷。若需要改写UVEPROM中的内容，只需使用专用紫外线灯对其照射1020分钟，芯片中的信息即全部被擦除，这时就可以使用专用编程器重新写入新的信息。UVEPROM存储芯片的中央有一玻璃窗，用来满足紫外线照射。当需要保存信息时，需用不透光的纸或胶带将玻璃窗遮蔽，防止存储信息丢失。这种存储器存储的信息可以保存20年以上。UVEPROM写入新信息之前必须进行擦除，而且是整体擦除，无法对单个存储单元分别进行擦除，擦除速度较慢、操作复杂。为克服以上缺点，研制了EEPROM。EEPROM的存储单元采用了浮栅隧道氧化层MOS管（Floatiing gate Tunnel Oxide，简称Flotox管），存储单元的工作状态状态可以分为读出、写入、擦除三种，根据Flotox管中浮置栅Gf上是否有存储电荷来区分。由于EEPROM擦除和写入时需要加高电压信号（20V，正常高电平5V），同时存储单元仍然使用两只MOS管，工作时间较长、限制了集成度的进一步提高。为此产生了新的电信号擦除的可编程ROM快闪存储器（Flash Memory）。快闪存储器具有结构简单、编程可靠、擦除快捷、集成度高的优点。8.1.2 随机存储器RAM1、特点：随机存储器也称为随机读/写存储器，工作时可以随时从指定地址读出数据、或将数据写入指定存储单元中。读写方便、使用灵活。但一旦掉电，存储的数据将丢失。2、分类：静态RAM（SRAM）动态RAM（DRAM）（1）SRAMSRAM由存储矩阵、地址译码器、读/写控制电路组成，见图8.4所示。图8.4 SRAM组成框图同ROM一样，SRAM存储矩阵也由多个存储单元组成，一个单元存储一位数据。地址译码器分为行地址译码器和列地址译码器。行地址译码器将部分输入地址译成一条字线上的有效输出信号，从存储矩阵中选择一行存储单元；其余输入地址代码加至列地址译码器，译成一条输出线上的有效电平，从选中的一行存储单元中再选择若干位，使其与输入/输出端接通，以便读写。读/写控制电路对电路工作状态进行控制。大多数RAM利用一根控制线完成读/写控制，读/写控制信号时，进行读出操作；时，进行写入操作。此外，在读/写控制电路上设有片选信号端。，RAM正常工作；，输入/输出端处于高阻状态，不能进行读、写。（2）DRAMDRAM也是由存储矩阵、地址译码器、输入/输出电路组成。其中存储单元利用了MOS管栅极电容存储电荷的原理构成，而且每个存储单元连接的位线上接有灵敏恢复/读出放大器，这里不再赘述。8.1.3 存储器容量的扩展利用单片ROM/RAM无法完成工作时（位数或字数不够），需要将多片ROM/RAM连接起来，形成容量更大的存储器。ROM或RAM的扩展方法类似，这里以RAM的扩展为例进行说明。（1）位扩展如果RAM的字数够用而每个字的位数不够时，需进行位扩展的连接，以组成位数更多的存储器。例如：将4片1024（210）1位的RAM连接，组成10244位的RAM。见图8.5所示。图8.5 RAM的位扩展连接时，将每片10241位RAM的地址线、分别并联即可。每片RAM的I/O端口分别作为10244位RAM的输入/输出数据端口的一位。（2）字扩展如果RAM的位数够用而字数不够时，需进行字扩展的连接，以组成字数更多的存储器。例如：一片RAM的容量是256（28）8位，需要1024（210）8位的容量时，需将4片RAM连接。见图8.6。图8.6 RAM的字扩展由图知，一片RAM具有8位（A0A7）地址，而扩展后具有10位地址（A0A9）。增加的2位地址A8、A9加至译码电路的输入端，其输出分别接至每片RAM的端，用于区分不同的地址单元，见表8.1所示。表8.1 字扩展后RAM的地址分组RAM增加地址译码器输出地址分配A9A8100011102552011011256511310110151276741111107681023当使用的RAM位数、字数均不够时，需同时进行位扩展和字扩展。上述位扩展、字扩展的方法同样适用于ROM。8.1.4 存储器实现组合逻辑函数组合逻辑函数可以表示为最小项之和的表达形式。在图8.2二极管组成的ROM电路中，译码器的输出包含了输入变量的全部最小项，每一位的输出又是若干项最小项的和，所以任何组合逻辑函数均可以通过向ROM中写入相应数据的方法来实现。根据ROM的构成，具有n位地址输入、m位数据输出的ROM可以实现m个n变量的组合逻辑函数。【例81】 利用ROM完成8421BCD码到余3码的转换。解 设8421BCD码为A3A2A1A0，余3码为Y3Y2Y1Y0，二者之间的对应关系见表8.3所示。表8.2 8421BCD码与余3码之间的转换十进制数8421BCD码余3码A3A2A1A0Y3Y2Y1Y0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100根据上表，列出余3码四位输出的最小项之和表达式。图8.7 ROM实现组合逻辑函数取具有4位地址输入、4位数据输出的164位ROM，将4个输入变量分别接至地址输入端A3、A2、A1、A0，按照逻辑函数的要求存入相应数据，即可在数据输出端获得Y3、Y2、Y1、Y0。具体实现电路见图8.7所示。思考题：1. 某存储器具有8根地址线和8根双向数据线，则该存储器的容量是多少？2. ROM和RAM的主要区别是什么？它们各适用于哪些场合？ 3. 用ROM实现组合逻辑函数的方法是什么？ 4. 怎样实现ROM和RAM的扩展使用？第二讲 可编程器件一教学目标了解可编程器件的基本知识：概念、发展及内部电路；掌握可编程器件的分类，PLD电路的表示方法；熟悉可编程器件的结构框图，PAL，GAL，CPLD/FPGA ，ISP-PLD；二、主要内容可编程器件概述；可编程阵列逻辑（PAL）的结构及使用；通用阵列逻辑（GAL）的结构及开发；CPLD与FPGA的基本结构；在系统可编程逻辑器件（ISP-PLD）的概念、分类及基本结构。三、重点难点可编程器件的特点；结构框图及表示方法四、课时安排：2学时五、教学方式：课堂讲授六、教学过程设计复习并导入新课：8.1习题讲解新课讲解：8.2 可编程器件背景与问题：随着半导体技术的发展，现代电子产品的复杂程度也不断增大。一个电子系统可能由数万个中、小规模集成电路组成，在完成设计要求的前提下，带来的问题是电路体积大、功耗大、可靠性不高等问题。早期解决以上问题的途径主要是采用专用集成电路（Application Specific Intergrated Circuits，简称ASIC）完成电路的设计。即ASIC是根据用户的要求设计和制造的，根据设计方法的不同，采用全定制和半定制的设计方法进行检验，开发费用高、设计周期长，产品的性价比较低。可编程逻辑器件（Programmable Logic Device，简称PLD）：能够简化设计过程、降低系统体积、节约成本、提高可靠性、缩短研发周期、各个厂家可以提供、具有一定连线和封装好的具有一定功能的标准电路。用户可以根据需要自己使用某种编程技术进行内部电路结构的连接，实现用户既是设计者也是使用者的转变。发展过程：早期PLD主要用于解决数字系统中的存储问题，后来逐渐扩大到数字逻辑应用。（1）早期可编程逻辑器件。如前面介绍的PROM、UVEPROM、EEPROM等，受结构的限制，它们只能完成比较简单的数字逻辑功能。（2）稍复杂的可编程芯片。PLD芯片是可编程的，未经编程的芯片无法实现任何功能，通过编程，可以规定PLD芯片的逻辑功能，PLD是最早实现可编程的ASIC器件。PLD的组成框图见图8.8所示。图8.8 PLD组成框图PLD电路分为四部分：输入缓冲电路、与阵列、或阵列、输出缓冲电路。这一阶段的主要产品主要包括：可编程逻辑阵列（Programmable Logic Array，简称PLA）可编程阵列逻辑（Programmable Array Logic，简称PAL）通用阵列逻辑（Generic Array Logic，简称GAL）。以上各种器件内部与阵列、或阵列编程的情况如表8.3所示。表8.3 各种PLD阵列编程状态表类型与阵列或阵列PROM固定可编程PLA可编程可编程PAL可编程固定GAL可编程固定PROM与阵列固定、或阵列可编程。与阵列有n个输入时，会有2n个输出，利用率不经济。所以，PROM更多情况下用做只读存储器。PLA与阵列、或阵列均可编程。但由于缺少编程工具，使用不广泛。PAL与阵列可编程、或阵列固定。它采用熔断丝双极型工艺，可进行一次编程。具有工作速度快、开发系统完善等优点，仍有部分使用。GAL与阵列可编程、或阵列固定。但输出电路采用逻辑宏单元，用户可对输出自行组态。GAL采用EEPROM的浮栅技术实现电擦除功能，使用方便，现在仍有许多设计者使用。（3）复杂可编程逻辑器件（Complex Programmable Logic Device，简称CPLD）和与标准门阵列类似的现场可编程门阵列（Field Programmable Logic Array，简称FPGA）。出现于上世纪80年代中期，类似于PAL结构。它们体系结构和逻辑单元灵活、集成度高、应用范围广；兼容了PLD和通用门阵列的特点，可以实现大规模电路，替代几十甚至上百IC芯片，可以实现方便编程工作。在数字系统设计领域占据了重要位置，广泛应用于产品设计过程中。PLD内部电路描述：由于PLD阵列规模较大，在对PLD内部电路进行描述时若采用通常的逻辑电路表示方法会带来许多不便，所以在描述PLD时采用简化的方法，见图8.9。其中（a）表示结点固定连接；（b）表示可编程连接，即可通过编程的方法使其连接或断开；（c）表示不连接，即两条交叉的线互不连接或通过编程使其断开。图8.9 PLD的简化表示同时PLD中由于与项较多，也经常使用简化表示方法，见图8.10。图8.10 PLD中与逻辑的表示8.2.1 可编程阵列逻辑（PAL）PAL与阵列可编程、或阵列固定。图8.11为3输入、3输出的PAL的基本结构图。它具有3个输入端、3个输出端、6个乘积项。可以实现一组三个3变量的逻辑函数。图8.11 PAL基本结构例如：通过对PAL与阵列编程实现一组函数：由于该组三个函数输入变量数不超过3个，且每个函数的乘积项为2个，所以可用上述PAL器件来实现。具体编程电路见图8.12。图8.12 PAL实现逻辑函数 1PAL器件的输出及反馈结构PAL器件根据输出及反馈电路结构分为以下几种基本类型。（1）固定输出结构固定输出结构是最简单的一种输出结构，可以实现简单的组合逻辑电路功能。（2）异步I/O输出结构固定输出结构只能实现简单的组合逻辑电路，如果输出端同时能够作为输入端使用，需要采用异步I/O输出结构。（3）带异或门的输出结构异或门电路具有一个特点：当一个输入为0时，电路输出等于另一个输入；当一个输入固定为1时，电路输出为另一个输入的“非”。所以，当一个逻辑函数的与项较多时，若使用其反函数来实现，则与项个数较少。这种输出结构的引入，使用原函数较难实现的电路可用反函数实现。除此之外，还有寄存器输出结构、运算选通反馈结构等等。2PAL器件的命名及使用举例一般PAL器件可根据输入/输出端数和输出结构、封装形式进行分类。例如：PAL16 L 8 -2 C J ：阵列输入数，即输入端个数。：输出方式。：输出管脚数。：速度/功耗。：温度。：封装形式。【例82】 利用PAL实现表8.4所示的24线译码功能。表8.4 24线译码器真值表A1A0111110001110001110101010110110111解 根据真值表可知，这是一个输出低电平有效、带使能端的24线译码器。译码器正常工作时，。选用PAL16L8实现该译码功能，实现电路见图8.13。图8.13 【例82】简化示意图8.2.2 通用阵列逻辑（GAL）GAL器件是继PAL器件之后发展起来的另一种可编程逻辑器件。它在结构上采用了输出逻辑宏单元（Output Logic Macro Cell，简称OLMC）的结构形式。在工艺上吸收了EEPROM的浮栅技术，使GAL器件具有可擦除、可重新编程、数据可长期保存、可重新组合结构的特点。所以，它功能更加强大、结构更加灵活，可取代大部分中、小规模数字集成电路和PAL器件。一般GAL器件与阵列可编程、或阵列固定，但部分新型GAL器件与阵列、或阵列均可编程。1GAL器件的分类GAL器件可分为以下五个系列。（1）普通型GAL器件。与阵列可编程、或阵列固定。主要型号包括：GAL16V8、GAL20V8、GAL16V8B、GAL20V8A、GAL20V8B等。（2）通用型GAL器件。该类GAL器件与普通型GAL器件相比，简化了输出逻辑宏单元结构，扩大了阵列规模，向用户提供了两个专用乘积项（异步复位乘积项、同步置位乘积项）。使用较普通性GAL器件更加灵活。主要型号包括：GAL18V10、GAL22V10、GAL26CV12。（3）异步型GAL器件。其中的每一个输出逻辑宏单元OLMC中都有8个乘积项，其中的4个用于实现与或逻辑函数，另外4个作为异步复位、异步置位、时钟、输出使能。适用于实现异步时序逻辑。主要型号GAL20RA10。（4）FPLA型GAL器件。该类GAL器件使用了高性能的EECMOS技术，采用了FPLA（现场可编程逻辑阵列、Field PLA）结构，与阵列、或阵列均可编程。主要型号GAL6001。（5）在线可编程型GAL器件。具有在线编程和诊断能力，使用更加灵活。主要型号ispGAL16Z8。2GAL器件的基本结构以普通型GAL16V8为例介绍其构成。GAL16V8型GAL器件的外引线功能图与内部逻辑结构见图8.14（a）（b）所示。各管脚功能见表8.5所示。(a) (b)图8.14 GAL16V8表8.5 GAL16V8功能表管脚功能1系统时钟输入端29输入端10GND11三态控制公共端1219输出宏单元20VCCGAL由以下几部分组成：（1）输入端。共8个输入端，每个输入端有1个缓冲器、并引出两个互补的输出到与阵列。（2）与阵列。与阵列有64行、32列，共2048个可编程结点。（3）输出宏单元。共8个输出宏单元。每个宏单元可通过编程实现所有PAL输出结构实现的功能。8个输出宏单元对应的管脚，既可以用做输入端，又可以通过编程当作输出端使用。宏单元包含四部分：a或门。实现器件的或逻辑；b异或门。实现逻辑极性变换；c数据选择器。共4个，可以通过编程实现器件的各种输出结构；PTMUX：乘积项多路开关。OMUX：输出多路开关。TSMUX：三态多路开关。FMUX：反馈多路开关。dD触发器。储存异或门的输出信号，满足时序电路的需要。（4）系统时钟。在组合逻辑设计时参与逻辑功能的实现。对时序逻辑电路，仅作为时钟脉冲输入，不能参与编程。（5）输出三态控制端。用来控制输出处于正常输出状态还是高阻状态。也可以当作输入端使用。3GAL器件的开发工具图8.15 GAL典型设计流程正确使用GAL器件，需要先进行设计。典型GAL设计流程见图8.15所示。GAL器件的开发工具：硬件开发工具：指编程写入器，主要作用是将开发软件生成的熔丝图文件按照JEDEC格式的标准代码写入GAL器件，实现预定的逻辑功能。可分为两类：（1）脱机式编程器；（2）扩展卡式编程器。软件开发工具：FM（Fast Map）、PALASMZ、ABEL、VHDL等等编程软件。ABEL是简单的硬件描述语言，支持逻辑方程、真值表等逻辑描述，可进行计数器、译码器、运算电路、比较器的功能描述；VHDL语言是一种行为描述语言，具有较强的逻辑描述和仿真能力。8.2.3 CPLD与FPGA1.复杂可编程逻辑器件（CPLD）CPLD发展历史：随着半导体工艺的不断发展，用户对器件集成度的要求也在不断提高，原有的PLD已经不能满足要求。AMD公司最早生产的带有宏单元的PAL22V10成为区分PLD的界限：若可编程逻辑器件包含的门数大于PAL22V10包含的门数，就可以认为是复杂PLD。1985年，美国Altera公司在EPROM和GAL器件的基础上，推出了可擦除可编程逻辑器件（Ersaable Programmable Logic Device，简称EPLD），其结构与PAL、GAL器件类似，但集成度比GAL器件高的多。随之各公司纷纷推出自己的EPLD产品，并形成系列。一般来说，EPLD可以包括GAL、EEPROM、FPGA、ispLSI、ispEPLD等器件。随器件密度的增大，原来的EPLD产品已经称为CPLD。将集成度达到某一要求的PLD产品都称为CPLD。CPLD构成原理：由可编程逻辑的功能块围绕位于中心的可编程互连矩阵构成，使用金属线实现逻辑单元之间的连接，可编程逻辑单元类似于PAL的与阵列，采用可编程的与阵列和固定的或阵列结构。再加上共享的可编程与阵列，将多个宏单元连接起来，增加了I/O控制模块的数量与功能。CPLD的基本结构：（1）可编程逻辑宏单元（2）可编程I/O控制模块（3）可编程内部连线三部分组成（1）可编程逻辑宏单元可编程逻辑宏单元（Logic Macro Cell，简称LMC）主要包括与阵列、或阵列、多路数据选择器和可编程触发器，可独立选择组合或时序工作方式。CPLD器件与GAL器件类似，其逻辑宏单元也是采用OLMC、即输出逻辑宏单元，但它的宏单元数量与与阵列数量比GAL大的多。逻辑宏单元具有密度高、乘积项共享结构、多触发器、异步时钟等特点。（2）可编程I/O单元CPLD的I/O单元（Input/Output Cell，简称IOC），是内部信号与I/O引脚之间的接口部分，不同功能的器件，结构也不尽相同。一般I/O作为一个独立的单元处理，由三态输出缓冲器、输出极性选择、输出选择等部分组成。（3）可编程内部连线可编程内部连线的作用是在各逻辑宏单元之间及逻辑宏单元与I/O单元之间提供互连网络。通过它，逻辑宏单元接收输入端的信号、并传递宏单元的信号。2.现场可编程门阵列（FPGA）FPGA简介：FPGA出现在上世纪80年代中期，它是由许多独立的可编程逻辑模块组成，用户可以通过编程将模块连接起来实现不同的设计，它集成度更高、逻辑功能更强、设计更加灵活。FPGA器件特点：FPGA器件具有高密度、高速度、标准化、小型化、多功能、低功耗、低成本、设计灵活、反复编程、现场模拟调试等特点，使用FPGA器件，可方便的完成一个电子系统的设计制作，目前应用广泛。FPGA结构：不同厂家生产的FPGA结构也不相同，下面以Xilinx公司生产的FPGA为例，进行简单介绍。（1） 可编程逻辑块（Configurable Logic Block，简称CLB）（2） 输入/输出模块（I/O Block，简称IOB）（3） 可编程互连资源（Programmable Interconnect Resource，简称PIR）三种可编程电路和一个SRAM结构的配置存储单元构成FPGA的基本结构图见图8.16所示。图8.16 FPGA基本结构图CLB是实现逻辑功能的基本单元，通常规则的排列成一个阵列，分布于整个芯片中；IOB主要完成芯片上的逻辑与外部引脚的连接，排列在芯片四周；可编程互连资源（IR）将CLB之间、CLB和IOB之间、IOB之间连接起来，构成特定功能的电路。基于SRAM的FPGA器件，事先需在外部配置加载数据，配置数据可以保存在片外的EPROM或其他存储器中，通过控制加载过程，可以在现场修改器件的逻辑功能，即现场编程。8.2.4 在系统可编程逻辑器件（ISP-PLD）ISP技术简介：传统数字逻辑电路的实现过程是首先进行设计、装配、调试、修改，产品定型后，它的逻辑功能已经固化，不能进行修改。采用ISP技术设计数字电路，则可以实现数字电路的在系统可编程，它标志着数字电路硬件系统设计可编程时代的到来，代表PLD的发展方向。ISP（In-System Programmable）技术是Lattice公司首先提出的能够在产品设计、制造过程中和产品定型之后，仍然能够对其中的器件、电路及整个系统逻辑功能进行组态或重组的新技术。它的出现，使电子系统的工程实现中，实现了硬件设计的软件化，系统硬件可以随时进行功能修改，是可编程技术质的飞跃。ISP技术具有以下特点：（1）ISP技术在设计中的优越性ISP技术允许器件在已经焊接到电路板上的情况下，使用软件编程的方法，修改电路的逻辑功能。在逻辑设计过程中使用ISP器件，可以实现模块连接。无需增减系统模块，改变电路板布局，可以使用软件方法修改硬件设计，提高了设计效率。同时，还可以方便的进行系统硬件升级。利用ISP器件通过软件修改逻辑特性，在生产现场可以方便的实现系统现场升级。（2）ISP技术在生产制造技术中的优越性ISP技术的应用，减少了系统设计中逻辑功能组件的数量，简化了制造流程，降低了制造成本。测试是电路制造过程中的重要环节，随着电路设计复杂性的不断提高，系统规模越来越大，测试也越来越困难。使用ISP器件，测试者可以进行测试编程，以确定电路是否达到要求。同时，ISP技术的应用，使产品的生产环节减少，图8.17给出了采用PLD的标准制造流程与采用ISP器件后制造流程的比较。图8.17 产品制造流程比较 采用ISP技术后，不但降低了生产成本，产品质量也得到很大提高，缩短了生产周期。（3）ISP器件采用了先进的EECMOS工艺在器件生产工艺上，ISP技术采用EECMOS工艺，即在系统编程的电可擦CMOS工艺。它将EECMOS工艺和ISP技术结合起来，使ISP器件具有高逻辑密度、低功耗、擦除和重新编程时间仅几秒钟，具有100%全部参数可测试能力和100%编程功能输出。EECMOS工艺具有信息非易失性，即在掉电或上电后无需对ISP器件重新编程，所以ISP器件无需采用附加存储器件来保存逻辑组态数据。ISP器件还设有保密位，以防止对片内编程模式的非法复制，保密位一旦被编程，可阻止对片内功能位的读出。器件一经加密，就不能从中读出二进制编程结构。但被加密的芯片可通过用户电子标签来识别，电子标签区域对用户是开放的，可用来记录编程版本和器件功能等产品数据。（4）ISP技术在广泛的电子技术领域得到应用由于ISP技术功能实现的灵活性、产品升级成本低等优点，带来一系列时间和经济的效益，得到了广泛的应用。ISP技术的出现是PLD发展的必然结果，系统的硬件设计不再是凝固不变的，硬件的功能将不断根据新的信息进行更新。ISP器件的使用使硬件设计具有更为通用的结构，每块电路板都能根据具体应用场合重组其功能。2ISP器件分类在系统可编程逻辑器件主要包括三类：ispLSI、ispGAL、ispGDS。（1）ispLSI器件美国lattice公司在1991年发明并率先推出在系统编程技术，开发了新一代PLD。ispLSI器件是最早问世的ISP器件，速度达180MHz，门密度可达25000个PLD门。该类产品共包括4个系列：ispLSI1000系列。即基本系列，适用于高速编码、总线管理等。ispLSI2000系列。即高速系列，I/O端口数较多，适用于高速计数、定时等场合。ispLSI3000系列。即高集成度系列，具有大规模逻辑阵列，适用于数字信号处理、图形处理、数据加密、解密与压缩等。ispLSI6000系列。它是带有一个专用的存储器模块、寄存器/计数器模块、一个8000门通用可编程逻辑块的基本单元可编程逻辑器件。适用于数据通信、数据处理等场合。ispLSI器件型号描述见图8.18所示。（） 1016 ：器件系列。PLSI、ispLSI ：器件型号。 ：工作频率。110 = 110MHz、90 = 90MHz、80 = 80MHz、60 = 60MHz ：功耗。L = 低功耗 ：封装形式。J = PLCC、T = TQFP ：级别。空白 = 商业级、I = 工业级、883 = 军用级图8.18 ispLSI器件型号描述举例如下：ispLSI1032-90LJ：表示编号为1032的ispLSI器件，最高工作频率90MHz，低功耗，PLCC封装，商用。ispLSI1032-60LJI：表示编号为1032的ispLSI器件，最高工作频率60MHz，低功耗，PLCC封装，工业用。ispLSI1032-60LJ/883：表示编号为1032的ispLSI器件，最高工作频率60MHz，低功耗，PLCC封装，军用。（2）ispGAL器件ispGAL器件实际上是ISP技术与GAL技术相结合的数字电路产品，外特性和基本电气参数与GAL器件相同，适用于高速、中小规模的系统中使用。其中ispGAL22V10是一种典型产品，每片ispGAL22V10可保证一万次在系统编程。ispGAL器件型号描述见图8.19。 ：器件名。ispGAL22V10 ：速度。ns。 ：功耗。L = 低功耗 ：封装形式。J = PLCC ：级别。空白 = 商业级 图8.19 ispGAL器件型号描述（3）ispGDS器件ispGDS（ISP Generic Didital Switch）器件的出现，意味着ISP技术已经从系统逻辑可编程领域扩展到系统互联可编程领域。它是一种ISP技术与开关矩阵结合的产品，在不拨动机械开关、不改变系统硬件的情况下，快速设置与改变电路板的连接关系。这种高性能、低功耗的可编程数字开关器件具有多种矩阵尺寸和封装形式，提供了独特的系统灵活性。利用ISP的系统编程能力和GDS开关的功能，用户可用一套电路实现多套电路的逻辑功能。ispGDS器件型号描述见图8.20。 ：器件名。ispGDS22 ：速度。ns。 ：封装形式。J = PLCC、P = 塑料 ：级别。空白 = 商业级图8.20 ispGDS器件型号描述该类产品共有三种器件：ispGDS22、ispGDS18、ispGDS14。每种器件功能完全一样，只是I/O单元数量不同，开关矩阵大小不同。下面以ispLSI器件为例，简单介绍一下它的基本结构。ispLSI器件的结构以逻辑设计的灵活性为出发点、与或阵列结构复杂的可编程逻辑器件。芯片由若干巨块组