简易频率计的设计 课设.doc

课程设计任务书学生姓名： 王菁 专业班级： 电气0903班 指导教师： 虞莉娟 工作单位： 武汉理工大学 题 目: 简单数字频率计的设计与制作 初始条件：（1） 要求用直接测量法测量输入信号的频率（2） 输入信号的频率为19999HZ要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）（1） 设计任务及要求（2） 方案比较及认证（3） 系统框图，原理说明（4） 硬件原理，完整电路图，采用器件的功能说明（5） 调试记录及结果分析（6） 对成果的评价及改进方法（7） 总结（收获及体会）（8） 参考资料（9） 附录：器件表，芯片资料时间安排：6月27日6月30日：明确课题，收集资料，方案确定，仿真7月1日7月4日：硬件电路制作与调试7月5日7月8日；报告撰写，交设计报告，答辩指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月武汉理工大学电工电子技术课程设计说明书目录摘 要.11 设计内容及要求. 2 1.1设计内容.2 1.2 设计要求.2 1.2.1设计原理.2 1.2.2系统结构设计框图及其工作原理.3 1.2.3频率计的基本组成框图及时序图.52电路设计方案及其论证.5 2.1设计思路.5 2.2方案设计.5 2.2.1设计方案一.5 2.2.2设计方案二.7 2.3方案比较.83 单元电路的说明及其各参数的计算.9 3.1放大整形电路.9 3.2时基电路.10 3.3逻辑控制电路.11 3.4计数、锁存、译码、显示电路.13 3.4.1计数电路.13 3.4.2锁存电路.14 3.4.3译码显示电路.154硬件电路的设计及其制作与调试.184.1仿真使用的系统.184.2制作与调试的方法和技巧.194.3测试的数据和理论计算的比较分析.204.4制作与调试中出现的故障、原因及排除方法.205总结.215.1设计总结.215.2课题核心及实用价值.215.3意见与展望.21结束语.22参考文献.23附录 简易数字频率计电路所用元件.24摘要本次设计的数字频率计以 555 为核心,采用直接测频法测频。数字频率计是近代电子技术领域的重要测量工具之一, 同时也是其他许多领域广泛应用的测量仪器. 数字频率计是在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来.数字频率计用于测量信号(方波,正弦波或其他周期信号)的频率,并用十进制数字显示,它具有精度高,测量速度快,读数直观,使用方便等优点。关键词:数字频率计 直接测频法 基准时间 频率简单数字频率计的设计与制作1设计内容及要求1.1 设计内容要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比较稳定的。1. 测量信号:方波 ； 2. 测量频率范围: 1Hz9999Hz ; 3. 显示方式: 4 位十进制数显示;4. 闸门信号的采样时间为1秒5. 用LED数码管显示1.2 设计要求1.2.1 设计原理 数字频率计是直接用十进制数字来显示被测量信号频率的一种测量装置，它不仅可以测量正弦波、方波、三角波和尖端冲信号的频率，而且还可以测量它们的周期。数字频率计在测量物理量方面应用广泛。 所谓“频率”就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔 T 内测得这个周期性信号的重复变化次数为N，则其频率可以表示为： f=N/T如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。1.2.2 系统结构设计框图及其工作原理 图11 数字频率计设计框图基本工作原理：简易数字频率计一般由脉冲电路，时基信号发生器，门控电路，闸门电路，计数译码器，显示器等几部分组成。其中脉冲形成电路的作用是：将被测信号变成脉冲信号，其重复频率等于被测频率 fx 。时间基准信号发生器提供标准的时间脉冲信号，若其周期为 1s，则门控电路的输出信号持续时间亦准确地等于 1s。闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器计得的脉冲数 N 是在一秒时间内累计数，所以被测得频率 fx NHz。1.2.3 频率计的基本组成框图及时序图由 555 定时器,分级分频系统及门控制电路得到具有固定宽度 T 的方波脉冲做门控制信号,时间基准T 称为闸门时间.宽度为T 的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx 的信号脉冲和周期为T 的门控制信号结束时过闸门,于输出端C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳 1 的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2 暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器, 这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若 T=1s,计数器显示 fx=N(T 时间内的通过闸门信号脉冲个数),被测信号的频率计算公式是 fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择 T 大一些,测量准确度就高一些,T 小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出. 在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.数字频率计的原理框图和工作时序图如下:图12 频率计的组成框图 图13 频率计的工作时序图2电路设计方案及其论证2.1 设计思路频率计是直接用十进制来显示被测信号频率的一种测量装置，它可以测量正弦波、方波和三角波的频率，利用施密特触发器将输入信号整形为方波，并利用计数器测量1S内脉冲的个数，利用锁存器锁存，稳定显示在数码管上常用的频率测量方法（1）测频法测频法的基本思想是：对频率为f的周期信号，用一个标准闸门信号对被测信号的重复周期数进行计数，当计数结果为N时，其信号频率为N/T。测频法的测量误差与信号频率有关:信号频率越高误差越小；而信号频率越低，则测量误差越大，因此，测频法适合于对高频信号的测量，测量越高，测量精度也就越高。（2）F/V 与A/D法这种测量方法是先通过F/V变换，把频率信号转换成电压信号；然后再通过A/D转换把电压信号转换成数字信号，在对数字信号进行计数，从而得到测量信号的频率根据性能与技术指标的要求，首先需要确定能满足这些指标的频率测量方法，根据上述频率测量原理与方法的讨论，本设计采用测频法由于测频法的测量误差与信号频率成反比：信号频率越低，测量误差越大，信号频率越高，测量误差越小。用测频发所获得的测量数据，在闸门时间为1S时，不需要进行任何换算，计数器所计数据就是信号频率，另外，在信号频率较低时，可以通过增大闸门时间来提高测量精度2.2 方案设计2.2.1 设计方案一由运放及电阻构成的幅度扩展电路和555构成的施密特触发电路构成整形电路。运放U14及电阻R1、R2、R3构成信号幅度扩展电路，当输入信号较小时，对信号进行幅度扩展。用555构成的施密特触发器作用是将输入的周期信号，如正弦波、三角波或其他成周期性变化的波形变换成脉冲波形，其周期不变。当标准时间信号（1s正脉冲）到来时，闸门关闭，计数器无脉冲输入。由555定时器构成的多谐振荡器实现时基电路。由555构成的单稳态电路来构成控制电路。逻辑控制电路利用标准时间信号结束后产生的负跳来产生锁存信号，同时锁存信号经反相又产生清零信号，锁存信号的脉冲宽度由单稳态电路本身的时间常数决定。方案一总电路图如下： 图21 方案一总电路图2.2.2 设计方案二方案二总电路图如下： 图22 方案二总电路图在方案二中放大整形电路由三极管和与非门组成。三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波等进行放大。将电源电压设为5V,与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。本设计采用74LS123组成逻辑控制电路，先启动脉冲置成1，其余触发器置成0，然后时基电路传入脉冲，控制电路开始工作。被测信号通过闸门进入计数电路，于是计数器译码器同时工作，从而记下所测信号频率值。当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。2.3 方案比较相同点：两个方案中计数器均采用的是二五十进制异步计数器74LS90，其作用是对放大整形电路输出的频率信号进行计数，并将输出的数值输入到锁存器。锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送译码显示器。而两个方案均选用是两个8 位锁存器74LS273 来完成上述功能。两个方案均采用的是共阴极显示译码器74LS48，其作用是将输入的高低电平信号转化为数码管需要的高低电平信号，并控制数码灯的亮灭。逻辑控制部分原理相似，只是芯片不同而已。不同点：方案一中的放大电路是选用运算放大器实现的，而方案二中是选用三极管来实现的。与使用运放放大电路相比，使用三极管放大电路成本更低，稳定性更好。此外，运放的引脚比较多，在连接电路时相对而言也就比较复杂。整形部分方案二比方案一的结构更简单，也更经济，555构成的整形电路还需要计算电阻和电容值，如果设计的不合理，则无法达到整形的效果，所以最终选用方案二中与非门构成的整形电路。综上可知，方案二比方案一电路更简单，因而在制作的过程中成功的可能性更大，而且也更为经济，故择优选择方案二来完成设计任务。3 单元电路的说明及其各参数的计算3.1放大整形电路在微弱信号的检测中,由于有用信号极其微弱,其量级通常非常低,会被强大的噪声所淹没,因此要设计这样的放大电路,应采用合理的屏蔽和接地技术,以最大限度地降低外部干扰,耦合等噪声。本电路由放大电路与整形电路两部分组成。对于输入幅度比较小的正弦波信号,要测量其频率大小,首先要进行放大整形,变成同频率的方波信号。本设计的放大电路经长时间通电测试,表现出输出电压漂移小,信噪比高, 稳定度较高,线性度良好的特性。为保证测量精度，在整形电路的输入端加一前置放大器。对幅值较低的被测信号经放大后再送入整形器整形。放大整形电路由三极管与与非门组成。三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波等进行放大。将电源电压设为5V,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在5V以内。放大器采用三极管，足以将 30mV 以上的信号电压放大至限幅状态。 采用三极管组成的放大器具有输入阻抗高,简单可靠等特点。整形电路采用与非门构成施密特触发器,将模拟信号整形为边沿陡直的方波脉冲送入计数器。 接通电源后,用直流数字电压表测放大电路输出端输出电压,如果大于3.4V,则放大电路和设计满足要求。否则,则需调节电位器的阻值,直到其满足要求。 高速整形电路是高速计数电路的重要组成部分, 它的性能对计数电路的最高计数频率影响很大。常用的高速整形电路有电流型施密特触发器和隧道二极管整形器两种,而我在这所用到的是施密特触发器作为整形电路。它对放大器的输出信号进行整形使之成为矩形脉冲。图31 放大整形电路原理图3.2 时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555 构成的多谐振荡器产生(当标准时间的精度要求较高时,应通过晶体振荡器分频获得) 。555 定时器是一种功能强大的模拟数字混合集成电路,应用十分广泛,它由 TTL 集成定时电路和 CMOS 集成定时电路,这二者功能完全相同,不同之处是:TTL 集成定时电路的驱动能力比 CMOS 集成定时电路大.555 集成定时器内部外引线排列、逻辑电路和功能表如下: 图32 555 集成定时器内部外引线排列 图33 555 集成定时器逻辑电路图34 555 集成定时器功能表外部元件的稳定性决定了多谐振荡器的稳定性,555 定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力, 因此这种形式的多谐振荡器应用很广。本设计采取用555定时器组成的多谐振荡器。接通电源后，电容被充电，当上升到时，使为低电平，同时放电三极管T导通，此时电容C通过和T放电，下降。当下降到时，翻转为高电平。电容器C放电所需的时间为当放电结束时，T截止，将通过、向电容C充电，由上升到所需的时间为当上升到时，电路又翻转为低电平。如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。其振荡频率为若振荡器的频率 f=1/(t1+t2)=0.8Hz，其中 t1=1s， t2=0.25s。 由公式t1=0.7(R1+R2)C 和t2=0.7 R2C，可计算出电阻 R1、R2 及电容 C 的值。若取电容 C=10uF,则： R2=t2/0.7C=35.7k ；取标称值 36k ； R1=(t1/0.7C)-R2=107k ；取R1=47k 、 RP=100k ； 图35 时基电路原理图3.3 逻辑控制电路 逻辑控制电路的作用主要是控制主控门的开启和关闭，同时也控制整机逻辑关系。控制电路是通用电子计数器完成逻辑控制的指挥系统,控制着主闸门的开启和关闭。在控制电路的协调指挥下,全机各部分电路协调动作,完成各项测量工作。通用电子计数器的测量程序是计数显示复零。也就是说,在主门开启的时间内进行计数,然后由显示电路将计数结果显示出来,接着发出复零信号使仪器又恢复到测量前的初始工作状态。本设计采用74LS123组成逻辑控制电路（其管脚图如图36，功能表如图37），先启动脉冲置成1，其余触发器置成0，然后时基电路传入脉冲，控制电路开始工作。被测信号通过闸门进入计数电路，于是计数器译码器同时工作，从而记下所测信号频率值。当控制电路转为其他状态时，闸门关闭，计数器停止工作，数码管继续显示所测频率值。直到有一次循环，计数器清零，数码管显示消失，到此为止，频率计完成一次测量。在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号结束时产生的负跳变又用来产生清“0”信号。脉冲信号可由两个单稳态触发器74LS123 产生，它们的脉冲宽度由电路的时间常数决定。 设锁存信号和清“0”信号的脉冲宽度tw 相同，如果要求tw=0.02s，得 tw=0.45RextCext=0.02s；如图33所示。 若取Rext=10k ，则：Cext=tw/0.45Rext=4.4 F；取标称值4.7 F。 当 CLR1=1B= CLR2=2B=1，触发脉冲1A 端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲；手动复位开关S 按下时，计数器清“0”， 同时利用正脉冲的负跳变2Q端可获得一负脉冲，其波形关系正好满足波形脉冲信号的要求。图36 74LS123管脚图引出端符号：CEXT1、CEXT2 外接电容端Q1、Q2正脉冲输出端/Q1、/Q2负脉冲输出端 /CLR1、/CLR2直接清除端（低电平有效）A1、A2负触发输入端B1、B2正触发输入端图37 74LS123功能表说明：1.外接电容接在 Cext（正）和 Rext/Cext（正）之间2.为了改善脉冲宽度的精度和重复性，可在 Rext/Cext 和Vcc 之间接外接电阻。3.为了得到可变脉冲宽度，可在 Rext/Cext 和 Vcc 之间接 接可变电阻。H高电平 L低电平 X任意 低到高电平跳变高到低电平跳变 一个高电平脉冲一个低电平脉冲 图38 逻辑控制电路原理图3.4 计数、锁存、译码、显示电路 在数字测量仪表和各种数字系统中,都需要将数字量直观地显示出来,一方面供人们直接读取测量和运算的结果;另一方面用于监视数字系统的工作情况。因此,数字显示电路是许多的数字设备不可缺少的部分。数字显示电路通常由译码器,驱动器和显示器等几个部分组成,3.4.1 计数电路为了提高计数速度，可采用同步计数器。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。计数器采用二五十进制异步计数器74LS90，其作用是对放大整形电路输出的频率信号进行计数，并将输出的数值输入到锁存器。Q0与 CPB相连，将Q脉冲从CPA输入，构成8421BCD码十进制计数器。当 R9(1)*R9(2)=0，且 R0(1)*R0(2)=0时，计数器工作。计数器电路如图315所示，R9(1)=0，R0(1)为逻辑控制电路产生的清零信号时，CPA输入要计数的脉冲。其中74LS90计数器是一种中规模二一五进制计数器。74LS90管脚引线如图3-9，功能表如表310所示。图39 74LS90管脚图复位输入输出R1 R2 S1 S2 QD QC QB QAH H L H H L H HX L LL L L L L L L L L LL L L LH L L H计 数计 数计 数计 数图310 74LS90功能表3.4.2 锁存电路锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。锁存器可以采用一般的8位并行输入寄存器。锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送译码显示器。选用两个8 位锁存器74LS273可以完成上述功能。当时钟脉冲CP 的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn 不变。所以在计数期间内，计数器的输出不会送到译码显示器。其中74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器。介绍如下：1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;(2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）；CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0D7的数据通过芯片，为0时将数据锁存，D0D7的数据不变 图311 74LS273管脚图 图312 74LS273功能表3.4.3 译码显示电路译码器可采用共阴极显示译码器74LS48或共阳极显示译码器74LS47。本设计采用的是共阴极显示译码器74LS48，其作用是将输入的高低电平信号转化为数码管需要的高低电平信号，并控制数码灯的亮灭。译码显示电路取用 74LS48七段显示译码器，工作电压 5V。在正常操作时，当输入DCBA=0010 则输出abcdefg=0010010。故使显示器显示2。当输入DCBA=0110 时，输出abcdefg=1100000，显示器显示”6”。 在 74LS48 中尚有LT、RBI 与BI/RBO 之控制脚，其功能分述如下: 该电路是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。通常是低电平有效，高的灌入电流的输出可直接驱动显示器。7 个与非门和一个驱动器成对连接，以产生可用的BCD 数据及其补码至7 个与或非译码门。剩下的与非门和3 个输入缓冲器作为试灯输入（LT）端、灭灯输入/动态灭灯输出(BI/RBO)端及动态灭灯输入(RBI )端。该电路接受4 位二进制编码十进制数（BCD）输入并借助于辅助输入端状态将输入数据译码后去驱动一个七段显示器。输出结构设计成能承受7 段显示所需要的相当高的电压。驱动显示器各段所需的高达24mA 的电流可以由其高性能的输出晶体管来直接提供。BCD 输入计数9 以上的显示图案是鉴定输入条件的唯一信号。该电路有自动前、后沿灭零控制（RBI 和RBO）。试灯（LT）可在端处在高电平的任何时刻去进行，该电路还含有一个灭灯输入（BI），它用来控制灯的亮度或禁止输出。该电路在应用中可以驱动共阳极的发光二极管或直接驱动白炽灯指示器。图313 74LS48管脚图图314 74LS48功能表具体连接方式见图315： 图315 计数、锁存、译码、显示电路原理图4 硬件电路的设计及其制作与调试4.1仿真使用的系统仿真结果在软件 Protus 中画好电路图进行仿真。开始的仿真结果并不正确，显示的频率和设定的输入信号频率差距很大，例如输入信号频率设为 100Hz,显示数值为 46。 经过观察各个功能模块的输出，通过分析发现问题出在控制电路产生的锁存信号和清零信号的脉冲宽度上，经过闸门电路后的信号、时基信号、锁存信号和清零信号的波形图如图41所示 图41信号时序图波形从上到下依次为经过闸门电路后的信号、时基信号、锁存信号和清零信号。当时基信号的 1s 高电平结束时，锁存信号上跳，计数结果显示在数码管上，当锁存信号下跳，清零信号上跳，计数器清零端置“1” ，直到清零信号脉冲结束，计数重新开始。从图41中可以看出，清零信号脉冲结束之前，时基信号早已处于高电平，所以计数不是从时基信号 上跳时开始计数的，当 1s 的时基信号高脉冲还没结束时，清零信号又处于高电平状态。显示结果当然不正确。检查逻辑控制部分电路，线路并没有连接错误，将元件参数改小一些后，结果还是没有错误。最后决定将时基信号低电平时间延长，设为 2s。由于 555 定时器组成的多谐振荡 器输出信号低电平持续时间是小于高电平持续时间的，所以在振荡器的输出加了一个反相器，以达到目的。修改电路后仿真的结果如下： 图42 仿真结果当误差最大时，精确度为 f / f = ( f 标准 f 测 ) / f 标准 = 0.008因为 74LS90计数器是异步计数器，所以频率越高计数速度越慢。4.2制作与调试的方法和技巧电路的安装：由于使用的是面包板，所以在安装电路时一定要注意器件与面包板的接触牢固，并要考虑电路安装的工艺，不能有跨线和弯曲线出现。调试使用的主要仪器有万用表、示波器、信号源、电压源等。在通电调试前，一定要认真检查电路是否有错接、漏接等。因此要用万用表欧姆档，测量芯片各引脚和各个元器件之间的连接是否正常，测量各个元器件之间的连接是否正常。用电压表把各个芯片所用的电压调整到规定的数值。检查各个芯片的接地是否连接牢固。检查无误，方可通电调试。接通电源后,用双踪示波器(是如耦合方式置 DC 档)观察时基电路的输出波形,其中充电时间t1 = 1s, 放电时间t 2 = 0.25s ,否则重新调节时基电路 中的 R1 和 R2 的值,使其满足要求。然后改变示波器的扫描速率旋钮,观察 74LS123 的第 13 引脚和第 12 引脚的波形,锁存脉冲和清零脉冲的波形。 (1) 将 4 片计数器 74LS90 的第 2 引脚全部接低电平, 锁存器 74LS273 的第 11 引脚都接时钟脉冲,在个位计数器的第 14 引脚加入计数脉冲,检查 4 位锁存,译码,显示器的工作是否正常。 (2) 在放大电路输入端加入 f=1KHz,Vp-p=1V 的正弦信号, 用示波器观察放大电路和整形电路的输出波形,应为与被测信号同频率的脉冲波,显示器上的读数应为 1000. (3) 在放在电路输入端加入 F=9999Hz,VP-P=1V 的正弦信号,用双踪示波器 COS5020 观察整形电路的输出波形。若示波器上的脉冲波的频率与被测信号频率相同且为方波, 显示器上读数为9999Hz. 则系统对高频率信号的测试成功。改变输入信号的频率 F=1Hz 重新观察,若显示器上读数为 1,则系统对低频率设计满足要求。上面所有的高度满足要求,系统设计就成功了。注意事项： 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为4.5V5.5V 之间，实验中要求使用Vcc5V。电源极性绝对不允许接错。 3、输出端不允许并联使用，否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 4、级联芯片实现多位计数功能时芯片之间的连接关系。4.3 测试的数据和理论计算的比较分析对所做实物进行测试时采用了先整体后局部的测试方法。整体测试：对电路进行整体测试时，数码管显示0000，没有实现对频率进行测量的功能。故对电路进行分级测试，查看各部分功能是否实现。局部测试：由555定时器构成的时基电路实现设计所要求的矩形波发生器这一功能，高电平持续时间为 1s，低电平持续时间为0.25s；由与非门构成的施密特触发器实现了对波形进行整形的功能；此外，三极管构成的放大电路，由基于74LS273的锁存电路和基于74LS48的驱动电路都因为存在细节问题而暂时实现不了各自的功能，有待进一步检查修改。4.4 制作与调试中出现的故障、原因及排除方法由于寝室条件有限，我们没有做到一做完单元电路就检测是否符合要求。这就增大了我们后来实物未达到设计要求时检查的难度。在交实物的当天才到实验室检查，而整体测试出现的是0000，所以我们从头开始检查部分电路：放大与整形电路的测试： 有放大电路的输入端加正弦小信号，用示波器观察输出端，可以观察到信号幅度被放大，经整形电路后，应该在输出端可以观察到矩形波信号。但在实际测试过程中在整形电路输出端出现的是放大的正弦波，我们知道是与非门部分的问题，由于线比较复杂，管脚比较多，开始并没有发现，经过认真的检查发现是线连错了，管脚弄错了，连线是未查74LS00的管脚图，是按我们记忆中的管脚图连接的，发现问题后，我们立即查阅资料查到其管脚图，重新连线，最后得到放大的方波。时基电路测试：用示波器测 555 电路引脚和输出波形图时，t1应为1s,t2应为0.25s，引脚的输出波形应为电容不断充放电的过程，而在测试过程中发现时间远远小于设计要求，经过分析，我们觉得是电阻值设定小了，认真思考后发现，我们未调节RP的大小，立即调节RP的大小，当把RP调到最大时，发现t1的值约为900ms，这说明我们RP的值设定的偏小，未达到标准。逻辑控制电路的测试：用示波器测左边一片 74LS123 的引脚输出波形，按照设计要求，应该可以观察到不断有脉冲产生：另外合上控制开关 S时。应该可以观察到数码管为置零状态。而在测试过程中左边一片74LS123的输出一直是高电平，而不符合设计要求。认真检查后发现，由于连线的疏忽，这片芯片的接地部分误接到了电源的部分，导致输出一直是高电平，我们立即把接线改变，最终得到了所需的锁存信号的波形。计数部分的测试：我们通过检查每片74LS90的11（Q3，级联的管脚）和14（CKA信号）管脚来确定计数部分是否有问题。通过检测发现第一片的14管脚输出波形无问题，而11管脚无波形输出，我们担心该芯片坏了，所以将它与第二个芯片交换，交换后两个芯片输出都正常，原来我们安装芯片第一片时未装紧，比较松，交换后按要求装好了，得到了我们想要的结果。锁存和译码显示部分的测试： 频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。 在 74LS48 输入端加入不同的高低电平组合，观察数码管能否显示相应的数字，判断译码，显示部分是否能工作正常。我们没有检查锁存部分，一直认为该部分应该没有问题，这是不应该的，应该认真检查电路的每个部分。在检测过程中发现第三个数码管偶尔显示不正常，我们先试着按紧数码管，发现没有变化，后来认为可能是驱动部分不稳的原因，再试着按紧74LS48，数码管的显示立即回复正常。5总结5.1设计总结优点：电路设计思路明确，原理框图清晰明了。利用与非门组成整形电路，这是通过查阅资料才知道的，没有仅仅限于555施密特整形电路这一种方法，善于动脑。而由74LS123提供锁存和清零信号的这种设计方法比较巧妙，具有创新思维。同时自己设计的这个电路原理简单，用我们所学的模电和数电知识即可简答，非常容易弄懂。虽然电路很复杂，但在面包板上布线时，我们合理布局，这为后来的检测提供了便利。缺点：原理电路比较复杂，硬件调试麻烦。如要测量更高频的信号，还需要加上分频电路，价格相对高了点。而且用面包板制作这么复杂的电路也不太适合，导线太多，不稳定，很容易影响实验结果，应该选用焊接的方式，这样更加稳定。在我看来，这个电路由单片机来做会更加简单，使用的期间更少，原理电路更简单，调试同样也很简单，只需要改变程序的设定值则可以不同频率范围的测试，能自动选择测试的量程。而由于我对单片机的知识了解甚少，课程设计时间比较紧，所以最终没有采取这个方案。这同时提醒我，要加强课外知识的学习。条条大路通罗马，这次课程设计的电路图不唯一，许多芯片器件可以更换替代从而会产生不同的电路形式，但万变不离其宗，原理得搞通搞透彻，在对电路有整体把握的情况下再去对其做修改和优化，尽量减少芯片个数使得电路更简洁经济。5.2课题核心及实用价值本课题介绍了一种基于大量数字器件，主要部分是由74LS123组成的逻辑控制部分，以此制作数字频率计的设计方法。数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。数字频率计也是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。5.3 意见与展望在做数字频率计的设计时,开始是遇到不少的问题,很多显示设计是与理论有很大差别的, 比如在考虑被测信号的电压范围是在 50 mV 和 5 V 之间时, 如此微弱的信号是怎样被数字频率计检测的呢,也就是说所要设计的数字频率计要怎样设计才可以满足检测到这么微弱信号呢,而且在接收 50 mV 那么弱信号的同时一定会拌有其他较强混杂信号的,这就不仅要在电路设计中只考虑把弱的信号进行简单的放大,也要考虑到怎样把不需要的信号过滤掉;毕竟还没有接触过实际设计和开发,所以在考虑问题的时候往往是不全面的,也就是说这次设计还不少的方面没有考虑周全,也一定存在着这样那样的问题。这个电路的设计有很多的不足,不仅是一个相对别的设计来说是一个比较复杂的电路,而且在所实现的功能和所达到的要求上不能够做的更好。如果能够用专用集成 IC 就方便的多,这也是今后电子的一个发展趋势;频率计不仅向数字方向发展也向高集成,高速度,精小方向发展。这也是为频率计在很多的大的产品中的应用带来了方便。在今天高集成电路的发展使很多功能都可以在一个集成电路板上实现,甚至于用一个小小的集成块就可以实现,当然频率计更是要想这个方向发展。结束语经过两个星期来的艰苦努力,我的设计论文终于取得了阶