南理工 计算机组成原理 复习内容200912.doc

复 习第一章1. 计算机系统的组成软件系统硬件系统：五大部件；总线冯诺依曼思想现代计算机的结构2. 总线：概念、特点、分类、结构3. 计算机系统的层次结构4. 软件与硬件的关系5. 计算机系统的性能指标6. 计算机系统的分类重点：计算机系统的组成的概念；各部件的作用；冯诺依曼思想；计算机系统的层次结构的概念；软件与硬件逻辑上等效的概念。出题形式：填空、选择、判断、简答试题分析：1. 计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时 ( )。 减少了信息传输线的条数 提高了信息传输的速度 减少了信息的传输量 加重了CPU的工作量2. 冯诺依曼思想的核心是计算机软件、硬件在逻辑功能上等效。 第二章1. 数制及数制转换2. 带符号数的表示：原码、反码、补码、移码以及各种码制与真值之间的转换3. 定点数的表示格式和数据表示范围浮点数的表示格式和数据表示范围、浮点数的规格化数、原码补码的规格化规则4. IEEE 754标准浮点数的表示格式（32位单精度）、与真值之间的转换规则5. 非数值符号的表示：字符的ASCII码、字符串的存放方法；汉字编码的关系、汉字字库的容量计算6. 十进制数串的表示：BCD码、压缩的十进制数串7. 奇偶校验码、海明校验码、循环校验码的编码方法和校验方法；海明校验码码长的计算公式、各种校验码的检错和纠错能力；校验码的检错、纠错能力与码距的关系重点：原码、反码、补码、移码以及各种码制与真值之间的转换方法；浮点数的规格化数、最大、最小数的表示；IEEE 754标准浮点数的表示格式与真值之间的转换；校验码的检错、纠错能力与码距的关系、海明校验码码长的计算公式、循环校验码的编码方法和校验方法、生成多项式的特点及对生成多项式的要求。出题形式：填空、选择、判断、计算试题分析：1. 移码表示法主要用于 ( )。 进行两个操作数的加减运算 表示浮点数的阶码 进行两个操作数的乘除运算 表示浮点数的尾数2阶码和尾数的位数各自反映了浮点数的什么特性?答：阶码的位数决定了浮点数表示的数据范围；尾数的位数决定了浮点数表示的数据精度。3. 已知某机的浮点数格式如下： 01 89 31数符阶 码尾 数其中：阶码采用移码表示，尾数采用补码表示，基值均为2。（1） 写出该浮点数格式的规格化最小正数十六进制机器数形式及其对应的十进制真值。（2） 设该浮点数的十六进制机器数是44480000H，其对应的十进制真值是多少？（3） 若44480000H为IEEE754单精度格式浮点数的十六进制表示，则对应的十进制真值是多少？（提示：IEEE754单精度浮点数阶码采用移127码，尾数采用原码表示且小数点前隐含一个1）。答：（1）规格化最小正数十六进制机器数形式：0 00000000 1000 0000 0000 0000 0000 00000400000H对应的十进制真值：2121282129（2）0 10001000 10010000000000000000000(2124)280.562528144（3）80044480000H0 10001000 10010000000000000000000指数(10001000)21271361279尾数(1. 10010000000000000000000)210.56251.5625对应的十进制真值为：1.562529800第三章1. 定点补码加减运算规则、溢出判断方法、定点补码加减运算的逻辑电路、算术逻辑运算部件的工作原理2. 一位原码、补码的乘法运算规则以及乘法运算的硬件逻辑电路的结构和工作原理3. 一位原码/补码不恢复余数除法运算规则、布斯除法运算规则以及除法运算的硬件逻辑电路的结构和工作原理4. 实现快速乘除法运算的基本方法：两位原码补码乘法规则，阵列乘除法器的实现；5. 浮点四则运算的方法和步骤加减运算：求阶差、对阶、尾数加减、结果规格化、尾数的舍入规则乘除运算：阶码加减、尾数乘除、结果规格化、尾数的舍入规则6. 逻辑运算、各类移位的规则重点：定点补码加减运算、溢出判断方法；一位原码、补码的乘法运算及硬件逻辑电路的结构；阵列乘法器的实现；一位布斯除法的运算规则及除法运算的硬件逻辑电路；浮点四则运算的方法和步骤；移位计算。出题形式：填空、选择、判断、计算（结合定点加减乘除算法，进行浮点四则运算）试题分析：1. 设机器字长为8位，x补1.0101100，y补0.1000110，则 x补y补运算的结果是 ( )。 10.1000110 0. 1000110 负溢出，出错 正溢出，出错2. 在变址寻址中，设变址寄存器中的内容为2000H，指令中的地址部分的值为B9H，采用补码表示，则操作数的有效地址为20B9H。 3. 图1是实现补码一位乘法的部分逻辑结构图。（1）根据补码一位乘法的运算规则，写出图1中P1、P2处控制逻辑表达式； （2）已知x0.1011，y0.1101，利用补码一位乘法计算xy补。说明采用此逻辑电路进行补码定点小数乘法时，寄存器A、B、C的作用；在本运算过程中，A、B、C的初值和终值分别是什么。（4）如果要提高计算机执行乘法的速度，可以采用哪些措施？（列举两项措施）图1答： xy补1.01110001， xy0. 10001111 解：x0.1011，y0.1101，x补00.1011，y补1.0011，x补11.0101部分积 乘数 ynyn+1 说明00.0000 1.0 0 1 1 0 初始部分积 Z00，附加位yn+10 11.0101 ynyn+110， x补；11.0101 11.1010 1 1 0 0 1 1 部分积与乘数同时右移一位； 00.0000 ynyn+111， 0；11.1010 11.1101 0 1 1 0 0 1 部分积与乘数同时右移一位； 00.1011 ynyn+101， x补；00.1000 00.0100 0 0 1 1 0 0 部分积与乘数同时右移一位； 00.0000 ynyn+100， 0；00.0100 00.0010 0 0 0 1 1 0 部分积与乘数同时右移一位； 11.0101 ynyn+110， x补；11.0111 0 0 0 1 最后一次只运算、不移位。 得： xy补1.01110001， xy0. 10001111。 寄存器A用于存放乘积和部分积高位部分，寄存器B用于存放被乘数，寄存器C用于存放乘数和部分积低位部分。寄存器A：初值为00000；终值为10111。寄存器B：初值为01011，终值为01011寄存器C：初值为10011；终值为0001 要提高计算机执行乘法的速度可采用的方法有： 两位乘法； 阵列乘法器 第四章1. 存储器的基本组成：存储体、读写控制、地址寄存及译码电路、数据寄存器，2. 存储系统的层次结构，程序局部性原理3. 主存与CPU之间数据传送的控制方式：同步控制、异步控制4. 主存的主要性能指标：容量、速度（存取时间TA、存取周期TM、带宽的计算方法）、价格5. 半导体存储器的存储原理SRAM、DRAM的存储原理；DRAM的刷新方式、如何计算DRAM的刷新周期6. 存储器与CPU的连接：芯片数的计算、地址、数据、控制线的连接、片选信号的产生、地址范围的确定（字扩展、位扩展）；当需要多种字长访存时的各种地址和片选信号的实现（涉及数据的整数边界问题）7. 辅助存储器磁表面存储器的存储原理、各种记录方式的特点、各种记录方式的评价标准（自同步能力、编码效率）磁盘的常用技术指标：容量、平均存取时间、数据传输率的计算8. 存储体系中单体多字并行存储器、多体交叉存储器的概念重点：存储器的基本组成；DRAM的刷新；存储器与CPU的连接；Cache的地址映象；多体交叉存储器。出题形式：填空、选择、判断、问答、设计（存储器与CPU的连接，多种字长访存时的各种地址和片选信号的实现）试题分析：1. 动态半导体存贮器的刷新一般有（ A ）、（ B ）和（ C ）三种方式。A 集中式刷新 B 分散式刷新 C 异步式刷新2. 在计算机的存储体系中，为了提高速度，在CPU和主存之间采用了（ A ），用于存放当前最活跃的程序和数据，其理论根据是（ B ）原理。A Cache B. 程序的局部性原理3. 某磁盘存贮器转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径为230毫米，每个记录面共有275道。问： （1） 磁盘存贮器的容量是多少？（2） 最高位密度与最低位密度是多少？（3） 磁盘数据传输率是多少？（4） 平均旋转等待时间是多少？答：（1）275 12288413516800字节12.89MB (2 ) 最高位密度：122888 /（2303.14）=136.12位/mm 最大磁道的直径：275/5 2 + 230 340mm 最低位密度：122888/ （3403.14） = 92.08位/mm （3）3000/60 12288614400 字节/秒600kBps (4 ) 60/ (30002)0.01s10ms5. 某机采用单总线结构，CPU可寻址的最大存储空间为64KB，数据总线宽度为8位，存储器按字节编址。采用访存请求信号（低电平有效）和读写控制信号（高电平为读，低电平为写）同时控制存储器的读和写。系统当前使用的存储器容量为32KB。其中： ROM为16KB，采用容量为8K8bit的ROM芯片，地址范围为0000H3FFFH。RAM为16KB，采用容量为8K8bit的RAM芯片，地址范围为C000HFFFFH。（1）组成该机的存储器各需多少片ROM和RAM芯片？（2）画出CPU与存储器之间的逻辑连接图。（要注明使用的是什么芯片和门电路）答：:(1) 需要2块ROM芯片， 2块RAM芯片(2)第五章1 指令的格式、指令中地址的格式、操作码的编码方式根据操作码和地址码计算指令的条数2 寻址方式各种寻址方式中有效地址的计算方法3 指令类型完备的指令系统应具有的基本指令类型，各种指令的实现过程。4 CISC和RISC系统的设计风格的特点重点：指令格式；寻址方式；CISC和RISC系统的设计风格的特点。出题形式：填空、选择、判断、问答、设计（指令格式设计；寻址方式分析）试题分析：1. 以下四种类型指令中，执行时间最长的是 ( )。 RR型指令 RS型指令 SS型 停机指令2. 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现 ( )。 堆栈寻址 运算型指令 传送指令的寻址 程序的条件转移或无条件转移3一个较完善的指令系统中，按功能分应包含：（ A ）指令、（ B ）指令、移位指令、堆栈操作指令、字符串处理指令、程序控制指令，输入输出指令以及系统控制类指令。 数据传送指令 算术逻辑运算指令4. 在变址寻址中，设变址寄存器中的内容为2000H，指令中的地址部分的值为B9H，采用补码表示，则操作数的有效地址为20B9H。 5. 某计算机含有二地址RR型，RS型指令，其结构如下所示：6位 4位 4位 1位 2位 16位OP源寄存器目标寄存器IXD（偏移量） 其中源寄存器，目标寄存器都是通用寄存器，I为间接寻址标志位，X为寻址模式字段。D为偏移量字段.通过I，X，D的组合，可构成一个操作数的寻址方式，其有效地址E的算法及有关说明列于下表:寻址方式IX有效地址E算法说明(1)000E=DD为偏移量(2)001指令地址=(PC)+DPC为程序计数器(3)010E=(Rx)+DRx为变址寄存器(4)111E=(R)R为通用寄存器（5）100E=(D)(6)011E=(Rb)+DRb为基址寄存器（1）请写出表中6种寻址方式名称。 （2）若D采用补码表示，则其表示的数据范围是多少？答：（1）表中6种寻址方式名称为： 直接寻址 PC相对寻址 变址寻址 寄存器间接寻址 一级间接寻址 基址寻址（2）当D采用补码表示时，其表示的数据范围是：2152151第六章1 控制器的功能2 指令的执行步骤3 控制器组成部件：PC、IR、ID、操作信号形成部件等4 控制器的组成方式：组合逻辑方式、微程序方式5 控制器的控制方式：同步控制、异步控制、联合控制控制器的时序：指令周期、机器周期、节拍、脉冲6 CPU的结构、CPU中的基本寄存器7 数据通路及指令流程分析根据指令功能和CPU的数据通路结构写出指令流程、控制信号序列及一个指令周期的的访存次数8 组合逻辑控制器的组成方式9 微程序控制器微程序控制基本概念：微命令、微操作、微指令、微程序、微周期、控制存储器微程序控制器的组成方式微指令的编译方式（微指令格式的设计方法）：直接控制法、最短编码法、字段直接编码法微程序的顺序控制方式：初始微地址的形成方式；后继微地址的形成方式：增量方式、断定方式微指令的执行方式：串行/并行执行方式微程序设计方法：水平性微指令、垂直型微指令10 指令的执行方式：顺序方式、重叠方式、流水方式11 流水线的分类：操作部件级、指令级和处理机级；单功能流水线和多功能流水线；静态流水线和动态流水线；线性流水线和非线性流水线12 线性流水线的性能：流水线时空图，线性流水线的吞吐率、效率和加速比的计算。重点：控制器组成及组成方式；CPU中各寄存器的作用；指令流程分析；微指令的编译方式；微地址的形成方式；指令的执行方式；流水线的分类；线性流水线的性能；流水线的相关。出题形式：填空、选择、判断、问答、设计（指令流程分析；微指令格式设计）试题分析：1. 运算器虽然是由许多部件组成的，但其核心部件是 ( )。 数据总线 算术逻辑运算单元 多路开关 累加器2. 以下叙述中正确描述的句子是： ( )。 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 上述说法都不正确3. CPU中用于存放当前正在执行的指令并为译码部件提供信息的部件是（ A ）。A. 指令寄存器4. 微程序设计的实质是用（ A ）的思想方法来组织操作控制逻辑，用规整的（ B ）代替繁杂的组合逻辑。A 程序设计的思想 B. 存储逻辑5. 流水线处理技术遇到转移指令时，会产生数据相关问题。 6 . 微程序和其它机器语言程序一样都存放在主存中供CPU调用。 7. 图2给出了一个双总线结构模型机的CPU组成框图。信息传送方向如图所示。图中“”为控制门，用于控制寄存器与总线之间的接通。主存单元和寄存器的位宽都是16位，且主存按16位编址。ALU可以完成的功能为： FA，FB，FAB，FAB，FA1，FA1等。 (1) 写出执行子程序中的返回指令 RTS（指令长16位）的指令流程和控制信号序列。（注：读写主存时，需发出读（Read）或写（Write）信号，堆栈采用自底向上结构，且转子指令只将PC的值压栈，返回指令须对堆栈实施操作）(2) 执行返回指令 RTS共需访问存储器多少次？图2答：(1) 指令流程 控制信号序列 取指令：（PC）MAR PCB，FB，FMAR，FY，Read(Y)1PC FA1，FPC(MDR)IR MDRB，FB，FIR 取回返回地址：(SP)MAR, (SP) Y SPB，FB，FMAR，FY，Read(Y)1SP FA1，FSP 返回地址送PC：(MDR)PC MDRB，F=B FPC(2) 访存两次8假设某计算机的运算器框图如图3所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，分别受LDSA和LDSB控制选通，4个通用寄存器由D触发器组成，Q端输出。其读写控制如下表所示：读控制 写控制 R RA0RA1选择W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x 读R0 读R1 读R2 读R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x写R0写R1写R2写R3不写入4个16位通用寄存器RWRA0RA1读选择WA0WA1写选择ALUSASB16位16位16位LDALULDALUReset16位数据总线C0+1LDSALDSBQ图3请解答：（1）微程序字段直接编码法的划分原则是什么？（2）请按字段直接编码法设计微指令的格式。（只考虑控制字段）（3）请写出完成(R0) (R1) R0运算的微命令序列。答：（1）微程序字段直接编码法的划分原则是：把互斥的微命令（即不允许同时出现的微命令）划分在同一字段内，相容的（即允许同时出现）微命令划分在不同字段内。 字段的划分应与数据通路结构相适应。 一般每个子字段应留出一个状态，表示本字段不发任何微命令。 每个子字段所定义的微命令数不宜太多，否则将使微命令译码复杂。（2）3位3位1位2位2位1位读控制写控制LDSALDSB/RESETLDALU/LDC0(3) R=1, RA0=0, RA1=0, LDSA R=1, RA0=0, RA1=1, LDSBLD, C0=1W=1, WA0=0, WA1=1第七章1. 总线的分类2. 总线的性能：带宽、宽度、时钟频率、负载能力3. 总线上的设备分类：总线主设备和总线从设备；总线源设备和总线目的设备；4. 总线仲裁的方法：集中仲裁和分布仲裁；并行仲裁和串行仲裁；集中式总线控制器的仲裁方式5. 总线的数据传输类型重点：总线上的设备分类；总线仲裁的方法。出题形式：填空、选择、判断、问答1 计算机硬件系统采用总线结构的主要优点在于便于实现结构的积木化，同时 ( )。 减少了信息传输线的条数 提高了信息传输的速度 减少了信息的传输量 加重了CPU的工作量第八章1. 外设的分类、作用、特点2. 主机与外设间的传送格式：并行传送、串行传送3. 主机控制外设的四个层次4. 键盘的工作原理5. CRT、液晶显示器的工作原理，CRT、液晶显示器的性能指标。6. 打印机分类，激光打印机的工作过程重点：硬件扫描和软件扫描键盘的工作原理；显示器的工作原理（CRT、液晶）；激光打印机的工作原理。出题形式：填空、选择、判断、问答试题分析：1. 计算机的外围设备是指 ( )。 显示器 外存储器 远程通信设备 除了CPU 和内存以外的其它设备2. 液晶显示器是利用外加电信号，使屏幕上的发光器件发光而进行显示的。3激光打印机利用利用静电转印的原理实现打印的。第九章1 主机与外设的连接方式2 接口的功能、组成、分类3 I/O的寻址方式4 I/O信息的传送方式5 中断的功能和工作过程中断请求、中断响应的条件，中断屏蔽、中断禁止、中断判优的条件，中断响应过程，向量中断的实现过程6 DMA的功能和工作过程DMAC的组成DMA传送方式：CPU暂停方式、周期挪用方式、交替访存方式DMA控制方式下的数据传送过程：DMA预处理、数据交换操作、DMA后处理DMA与中断的比较7 I/O通道控制方式的基本概念8 通道的类型：字节多路通道、选择通道、数组多路通道9 I/O通道的工作原理重点：接口的功能；中断的功能和工作过程；DMA的功能和工作过程。出题形式：填空、选择、判断、问答、设计（中断的相关内容）试题分析：1. CPU响应中断请求的条件之一是 ( )。 当前微指令执行结束 当前机器周期结束 当前指令执行结束 当前DMA处理结束2. 在下述I/O控制方式中，主要由程序实现的是 ( )。 专用I/O处理机 通道控制方式 DMA控制方式 程序中断方式 3. 中断向量地址是 ( ) 。 子程序入口地址 中断服务程序入口地址中断服务程序入口地址的指示器 中断返回地址4. CPU响应中断