深亚微米集成电路工艺中铜金属互联技术.pdf

综述 深亚微米集成电路工艺中铜金属互联技术 徐小城 上海华虹集团有限公司技术中心 上海 摘要 本文介绍了铜互联技术在深亚微米半导体工艺中的应用 重点介绍了铜金属互联技术 中的关键工艺 包括在器件中采用铜金属互联线以降低互联延迟 大马士革 1 A1 1 55 BC B 6 D E 8 5 1 9E 5 6 5 8 5 E 6468F 6G 5 4 677 0 第 A 期徐小城 深亚微米集成电路工艺中铜金属互联技术 万方数据 破 但无一例外地以失败而告终 正当人们为不同 地结构和几乎要改变所有的设备的时候 大马士革 工艺技术取得重大进展 年 月 关于互联技 术的要求来看 表 随着工艺技术的不断提高 金属层数不断增加 互联延迟的影响将远远超 过晶体管栅延迟 从而占决定性的地位如图 所 示 表 互联技术要求 7000 年 0 260 2 0 2 逻辑电路金属层数 4444 0 0 层间介质 有效71 1671 16717 71 717 71 1 717 1 1 1 层间介质 体值71 71 710710 1 1 1 1 阻挡层厚度 2 9 7 0 69 A 3B C 总之 铜金属互联 低介电常数材料 大马士 革结构 A 2 DEF F 业已成为在深亚微米阶段前 段工艺的又一新的标志 并将发展成为超大规模集 成电路工业新的国际标准 7 微电子技术 万方数据 图 栅延迟与互联延迟的关系 铜金属互联线是降低互联延迟目的 的主要途径 众所周知 其中 金属材料的电阻率 金属连线的长度 金属连线的宽度 金属连线的厚度 从上述表达式可以看出 采用低电阻率的金属 材料作连线 可以降低总的互联电阻 进而达到降 低互联延迟的目的 如何选择适合上述要求的金属 材料 表 列出了常用的金属互联线材料的主要性 能 从表中可以看出 34 625 2 7 抗电迁移性低高很低高 抗腐蚀性高很高低低 实际上 如何降低互联引起的延迟 答案决不 是简单的一句话能解决的 初期用铜代替 刻蚀终 止层的复合结构金属间介质层 KL 上 形成通 孔和金属槽 最大的优点是只需一次铜回填和铜 J 工艺 特点是金属间介质层相当复杂 一般 有硬掩蔽层和氧化层或低介电常数介质层 典型的 复合氧化物介质层 KL 结构如图 5 所示 其上 下为硬掩蔽层 中间夹有两层介质 上介质层为金 属连线槽介质 下介质层为通孔介质层 图 5 金属层间介质复合结构层示意图 前面提到的硬掩蔽层 要具有防止铜扩散 绝缘 性能好 抗刻蚀 高腐蚀选择比 低介电常数 与铜 第 期徐小城 深亚微米集成电路工艺中铜金属互联技术 万方数据 工艺及低介电常数材料兼容 美国应用材料公司开 发的低介电常数 材料 称为 3 6 A7 生产的 BC D 系列双层胶 成功 的实现了大马士革结构微细加工 所谓双层胶包括 含硅的薄成像层 主要提供高分辨 对底层 高选择比 D 厚的底层胶 提供平整性 抗反射性 填孔 性 抗腐蚀性 这种双层胶工艺的特点 在于把对光刻胶的精 确成像要求与其他工艺要求 例如 抗反射 平坦化 耐等离子刻蚀等 分离开来 解决了双大马士革工艺 中最棘手的微细光刻问题 双层胶工艺流程示意图 见图 首先 涂上一层厚度很厚的底部胶 E F G H63A 563 这层胶是一种有机材料 具有良好的抗反 射性 I J的反射率 平坦性 耐腐蚀性 然后是厚 度很薄的成像光刻胶 2 2 A K63 与一般光刻胶 不同之处在于 成像胶很薄且含硅材料 因此具有很 高的腐蚀选择比 D双大马士革结构的形成 目前主要有两大类 一种是通孔优先 L GM 37 36 A656A 另一种是金属槽优先 36 GM 37 36 A656A 所谓通孔优先法 即先在复合结构上光刻出通 孔 5 并进行等离子刻蚀 全部通孔对光刻胶的 要求比较高 因为一次要把通孔刻到最低部的硬掩 蔽层上 而部分通孔 N 3 AG5 的方法是先把最上 面的硬掩蔽层 3H 7O 和金属连线槽介质层刻 透 但停在两层介质中间的硬掩蔽层上 通孔刻蚀 除胶以后再进行金属槽的光刻 在完全通孔优先法 中 通孔的底部要用有机材料保护起来 以免在金属 槽刻蚀过程中把底部的阻挡层吃光 第二次光刻 目的是刻出金属槽 则在有一定形貌高度的硅片表 面完成 在随后的等离子刻蚀中 既把金属槽刻出 来 同时把部分通孔方法中未刻蚀的部分一直刻到 最下面的硬掩蔽层 除胶之后就完成了双大马士革 结构细线条加工的制造过程 转入铜金属化工序 图 双层胶工艺流程示意图 完全通孔法的优点是对光刻套刻不敏感 即使 金属槽两边都套偏了 通孔和金属槽的 P 都会落 在规范以内 部分通孔工艺的工艺流程见图 Q 该方法的好 处是通孔的底部完全干净 有利于随后的金属槽刻 蚀 与完全通孔方式比较 部分通孔的另一个好处 是按这种顺序形成的表面形貌高度比完全通孔的要 小 在同样的底层胶和图形密度条件下 其表面台阶 高度低 景深 P6N 4M R4 8 9 1S 光刻机器 上 得到 P2 1 95 即孔或槽顶部区域过快 过多淀积 造成底部 和侧壁难以淀积 开始于 A B 8 技术阶段的 23 和 2 C 技 术 通过 DE 电源 23 或特殊的源设计 2 产生金 属离子 这些离子化的金属离子被硅片的自偏压或 外加偏压聚集 从而提高侧壁台阶覆盖和底部的覆 盖 到达硅片的 离子也具有方向性 可以对孔F槽 顶部和底部实施反溅 2 技术成功利用了其特殊 的电磁场源设计技巧 提高了二次电子能量转换为 等离子波的效率 从而提高了被溅金属原子的离子 化率 2 还采用低淀积压力 G A C 9 增加了平 均自由程 减小了由于散射形成离散离子 靶到硅片 的距离加大以提供更多的自对准机会 改进侧壁和 底部的台阶覆盖率 如何选择最好的阻挡层 也是人们关心的一个 重要问题 表 H 列出了铜阻挡层最重要的要求和解 决措施 从对铜的扩散阻挡性 与低介电介质的兼 容性 与铜子晶粘附性及对铜的晶向的影响 电阻率 和台阶覆盖诸多方面比较来看 采用 2 淀积技术 是目前铜阻挡层F子晶淀积最佳选择 表 H 阻挡层的技术要求和解决措施 要求措施 I 扩散阻挡层J9 J9K 高 K 与含 E 介质兼容J9K 高 K 与铜子晶粘附性好J9 铜子晶取相J9 低电阻 J9 台阶覆盖 2 技术 推荐 2 J9 K L 双层结构 J9 与 I 相邻 含 K 非晶 J9K 与介质相邻 铜电镀生长过程中 需要把电流传递到硅片的 整个表面 一般来说 阻挡层本身导电性不够好 难 以达到此目的 电镀铜金属膜的微结构很大程度上 取决于其子晶和阻挡层的性质 所以 在电镀铜之 前先用电镀法以外的其他物理手段 在图形高宽比 第 期徐小城 深亚微米集成电路工艺中铜金属互联技术 万方数据 很大的条件下 淀积一层非常薄的 连续的 晶粒很小的铜子晶膜 作为电镀层电层和铜金属膜 电镀的成核层 尽管在 220 A BB 造成中 间空洞 除了要求 2 0 图形高密度区 许多半导体生产厂家采 用铜膜厚总偏差 I HJKK HJ0G 来控制铜电镀层的质 量 结束语 铜金属互联技术除了以上所述的微细加工 铜 阻挡层 子晶层 铜电镀以外 还有很重要的铜退火 和铜化学机械抛光 F 这些工序对铜互联线的 质量也至关重要 从可靠性的角度来看 铜阻挡层 子晶的连续性 电镀铜的无孔性 铜晶粒的大小 退 火的条件 温度 时间 气氛 以及铜 F 的质量 都 影响到铜金属布线的电迁移水平 许多半导体生产 厂家为了把铜引入生产线 为解决器件性能和可靠 性作了大量的探索 例如 L5F 今年 月份建立一 条 的全铜工艺线 并已流出 兆位 的 5DCF 测试片 半导体工业界在铜工艺方面过去 几年积累的经验和教训 使得后来的厂家能经过较 短的工艺开发周期 就把铜纳入了大生产的轨道上 来 微电子技术 万方数据 随着半导体器件特征尺寸的不断缩小 人们将 不得不面临新的 更多的挑战 如此同时 新设计 新工艺 新设备 新材料和新的检测手段将不断推 出 可以预料铜工艺技术将会得到进一步的发展 参考文献 4 7 92 41 3 A 2 4 A4 B 4 DDE F G2 H 2 4 I 4 N 4 2 Q 4 B1 1 4C 4 1 6 4 4 T 4 46 41 4 D G2 94 1 6 4 4 4 946 4 4 4 41 4 2 O B 4 H 9 4N 94 4 4 R 714 6 X6 6 416 综合信息 采用金属掩模和电解离子水清洗的 0 8 镶嵌技术 为了逻辑器件高速化 必须做到布线低阻化及层间介质膜低电导率 为此 本次采用 低阻 0 布线和低电导率 8 8 8 结构 采用如下 新工艺克服了制作上的难题 8 膜劣化 即 采用金属 J X 掩模制作 8 槽技 术 0相比 电容可减小近 F b 同时 采用由本工艺形成的 0 8 结构制作器 件时 与目前采用的 O4 T 比较 信号延迟时间可缩短 S b 康顺 U 第 W 期徐小城 深亚微米集成电路工艺中铜金属互联技术 万方数据 深亚微米集成电路工艺中铜金属互联技术深亚微米集成电路工艺中铜金属互联技术 作者 徐小城 作者单位 上海华虹集团有限公司技术中心 刊名 微电子技术 英文刊名 MICROELECTRONIC TECHNOLOGY 年 卷 期 2001 29 6 被引用次数 4次 参考文献 15条 参考文献 15条 1 Victorial Shannon David C Smith Copper Interconnects for High Volue Manufacturing 2001 2 Changsup Ryu Microstructure and Reliability of Copper Interconnects 1998 3 P Murarka Metallization Theory and Practice for VLSI and ULSI 1993 4 D Edelstein in Full copper wiring in a sub 0 25 m CMOS ULSI technology 1997 5 S Venkatesan A high performance 1 8V 0 20 m CMOS technology with copper metallization Proc 1997 6 P Singer Semiconductor International 1997 13 7 C Ryu Electromigration of Submicron Damascene Copper Interconnects 1998 8 Ruth DeJule Dual Damascene Overcoming Process Issues 9 P Singer Dual damascene challenges dielectric etch 1999 10 I Pollentier M Maenhoudt V Wiaux D Van Goidsenhoven and K Ronse Dual Damascene back end patterning using 248 and 193 nm lithography 2000 11 S M Rossnagel Directional and ionized physical deposition for microelectronics applications 1998 05 12 P Gopalraja Nonlinear wave interaction in a magnetron plasma 外文期刊 2000 77 13 Ping Xu A breakthrough in low k Barrier Etch Stop films for Copper Damascene Applications 2001 14 Ludo Deferm The importance of Cu in new generation process technology 15 J Reid V Bhaskaran R Contolini Optimization of Damascene Feature Fill for Copper Electroplating Process 本文读者也读过 8条 本文读者也读过 8条 1 Prabu Gopalraja Suraj Rengarajan John Forster Xianmin Tang Rahul Jauhari Umesh Kelkar Anthony Chan Marc Schweitzer Keith Miller Ajay Bhatnagar Nirmalya Maity Jim Van Gogh Suketu Parikh Hua Chung 在双 镶嵌铜互联中O 13微米器件生成用的基于PVD和ALD阻挡层的先进技术 期刊论文 半导体技术2003 28 4 2 张飞 李艳秋 微电子制造