Lec5-1 Multirate Signal Processing.ppt

实时信号处理系统设计与实现 王明全wmingquan 4 2010 5多速率信号处理 讲授内容安排 1 1 抽取和插值Nobel恒等式基于有理数因子的采样数率转换2 多相分解递归IIR抽取器快速运行FIR滤波器3 HogenauerCIC滤波器单级CIC滤波器多级CIC滤波器幅值和混叠畸变Hogenaur修剪理论基于RNS的CIC设计 讲授内容安排 2 4 多级抽取器采用Goodman Carey半带滤波器设计多级抽取器5 频率采样滤波器6 任意采样率转换器设计分数延迟速率变换多项式分数延迟设计基于B 样条的分数速率变换器MOMS分数速率变换器7 滤波器组均匀DFT滤波器组双通道滤波器组8 小波离散小波变换 I 抽取与插值 多速率信号处理 1 多速率信号处理单速率系统 在输入 输出以及内部节点上信号的速率相同 例如 常规FIR滤波器多速率系统 在一个系统中存在着两种或两种以上的信号采样率 在某些实际应用中 常常需要以不同的采样速率处理信号 在系统中要将给定速率的信号转化为不同速率的信号 以及进行不同采样速率信号之间的转换 降低系统实现的复杂度和计算复杂度 降低传输速率 减少存储量 多速率系统可以比单速率系统更有效地处理信号 多速率系统内部各点的采样速率可以根据需要而设计 多速率信号处理 2 多速率滤波器种类 多速率FIR滤波器 级联积分梳状 CIC 滤波器 半带 HB 滤波器 滤波器组作用 抽取 降低信号速率 插值 提高信号速率 和低通滤波应用领域 数字音频处理 语音处理 频谱分析 图像压缩 子带编码 数字通信 模拟语音保密系统 天线系统和雷达系统等 信号抽取 1 信号抽取把原始信号的采样每隔R 1个取一个 形成新的采样序列 R为大于1的整数 称为抽取因子 实现抽取过程的窄带滤波器以及下采样器 Downsampler 被称为抽取器 Decimator 输入采样率为f 1 T 输出采样率为fD 1 RT 信号抽取 2 信号抽取 3 信号混叠问题 抽取器输入YD ej 是平移采样样本之和 如果输入信号x n 不是带限信号 抽取后的信号频谱就会发生混叠 这样就无法从叠加信号YD ej 恢复出原始信号 信号抽取后的极限速率是Nyquist速率 即信号最高频率的2倍 若低于此速率 则不能保证信号不发生混叠 抗混叠措施 在下采样之前用低通滤波器H z 对信号进行限带处理 使得x n 的带宽必须限制在如下整数频带范围 其中fs是采样频率否则 即使采样速率高于Nyquist速率 还可能因为由于负频带复制造成混叠现象 信号抽取 4 混叠现象 信号抽取 5 混叠现象 信号插值 1 信号插值在已知信号x n 的相邻采样点之间等间距地插入R 1个零值点 R为大于1的整数 称为内插因子 实现内插过程的采样扩展器 Expander 以及低通滤波器被称为内插器 Interpolator 输入采样率为f 1 T 输出采样率为fI R T输入和输出的频域关系为 信号插值 2 镜像现象频域关系表明YI ej 是对输入X ej 的R倍压缩 即内插后频谱的周期变成原来的1 R 则在数字频率轴上 2 范围内会产生重复的波形 称为镜像 为保持序列的原始特性不变 必须在内插后接一个低通滤波器H z 滤除 R R 之外的成分 以消除镜像 过采样A D转换器 1 问题 在A D转换时 是否可以按Nyquist速率对模拟信号进行采样 如果以Nyquist速率采样 就要为满足低通滤波的要求 提供一个在其频率响应处有尖锐截止的抗混叠滤波器 这需要设计一个用高精度模拟成分构造的高阶低通抗混叠滤波器 但在FPGA中实现需要很高的代价 并且这样的滤波器还会在其输出端引入相位失真 过采样方案 以高于Nyquist速率的速率去采样模拟信号 会降低抗混叠滤波器的要求 然后再用抽取器对信号进行下采样 将信号速率转换为所需要的速率 过采样A D转换器 2 高采样速率下的噪声功率小于低采样速率下的噪声功率 相当于增加了A D转换器的位宽 设b为A D转换器的字长 为M倍过采样率下的等效位宽 b 0 5log2M过采样率和A D转换器信噪比增加量之间的关系为 SNR 5 71718 20log10MdB 采用过采样A D转换器还可以减少有效频段内量化噪声的功率 提高信噪比 过采样D A转换器 1 在进行D A转换时 用一阶采样保持电路以及模拟1 sinc x 补偿滤波器 将数字波形转化为模拟波形 如果输入的信号速率与Nyquist速率相同 就要在其频率响应处有尖锐截止 这需要设计一个用高精度的高阶模拟重构滤波器 过采样方案 和A D转换器类似 以高于Nyquist速率的速率去采样模拟信号 利用过采样信号在重构滤波器的频率响应中有一个宽过渡带的特性 来降低模拟重构滤波器的设计复杂度 过采样信号还可以减少量化误差 过采样D A转换器 2 D A转换中高过采样和低过采样对比 Nobel恒等式 当多级系统包括滤波器 下采样器和扩展器时 可以在处理信号的流程中根据Nobel恒等式关系重新排列处理顺序 以便使系统更简单地实现 对于抽取器若先进行下采样 可以将滤波器的阶数F zR 以R因子降低 对于插值器若在进行扩展之前进行滤波 可以将滤波器的阶数降低R倍 基于有理数因子的采样速率转换 问题 如何实现非整数因子的采样速率变换 采用有理数因子R1 R2 首先用内插器将信号速率提高R1倍 然后用抽取器将信号速率再降低R2倍 因为抗混叠和消除镜像滤波器都是低通滤波器 所以只需要一个最小通带频率等于二者带宽最小值的低通滤波器即可 II 多相分解 多相分解 1 多相分解在多速率信号处理中具有重要作用使用多相表示可以在信号速率转换的过程中去掉不必要的计算 从而提高运算的速度 多相结构是多速率信号处理的工具 常常用于各种结构的推导 采用多相分解理论在FIR滤波器 IIR滤波器和滤波器组中实现抽取和插值考虑FIR抽取滤波器情况如果在直接FIR滤波器结构中加入因子为R的下采样器 则只需要在0 R 2R 等时刻计算输出y n 跳过其它中间的采样值 而且不需要计算卷积f k x n k 计算复杂度节省为原来的1 R 利用多相分解可以达到相同的效果 计算速度是上面的R倍 多相分解 2 设系统抽取因子为R 对于序列f n 令 有 多相分解 3 输入信号x n 被划分为R个序列 滤波器f n 也被划分为R个序列El zR 或el n 被称为多相滤波器传递函数的幅值相同 但相位上存在偏差 相位偏移量固定 多相分解 4 多相分解 5 举例 多相抽取滤波器长度为4的紧支集小波 Daubechies 滤波器G z R 2将滤波器量化为8位精度 多相分解 6 多相抽取滤波器系统结构 多相分解 7 举例 多相抽取滤波器VHDL设计接口描述内部信号 多相分解 8 将输入信号划分为奇 偶两个序列x odd和x even 多相分解 9 多相滤波器设计 多相分解 10 仿真结果测试信号 递归IIR抽取器 多相分解也适用于递归滤波器 而且还能提高滤波器速度 IIR抽取器的递归部分只有各自的第R个系数 与FIR抽取器 IIR抽取器在获得相同的过渡带宽度 F时 占用的硬件资源较少 快速运行FIR滤波器 1 快速运行FIR滤波器原理将输入信号x n 划分为R个多相分量 采用Winograd短卷积算法实现快速滤波器 举例说明 设抽取因子R 2 将输入信号X z 和滤波器F z 划分成偶部和奇部多相分量 输出为 快速运行FIR滤波器 2 将输出Y z 划分为多相分量Y0 z 和Y1 z 考虑2 2线性卷积利用Winograd短卷积算法 将2 2卷积分解为3个乘法和6个加法 快速运行FIR滤波器 3 最后得到快速运行滤波器表达式为 电路结构为 快速运行FIR滤波器 4 快速运行FIR滤波器与直接FIR滤波器比较电路实现快速运行FIR滤波器内含3个长度为L 2 半速运行的滤波器需要3L 2个乘法器和3L 2 1个加法器直接FIR滤波器需要L个乘法器和L 1个加法器速度快速运行滤波器的速度是直接滤波器的2倍增加多相分量数量可以进一步提高信号流量 快速运行FIR滤波器 5 快速运行FIR滤波器算法将输入信号分解成R个多相信号 利用Ae个加法器以速率fa R构成R个序列 用R个长度为L R的滤波器对这R个序列进行滤波 用Aa个加法计算输出的多相表达式Yk z 最后采用输出多路复用器生成输出信号Y z 注 经计算得到的长度为L R的部件滤波器还可以采用上述算法继续进行分解 问题 这种迭代分解的终止条件是什么 以满足最小平均算术运算量 基于MAC的设计 乘法器和加法器数量 为最优分解条件 若长度大于60 则采用FFT算法计算快速卷积更为有效 快速运行FIR滤波器 6 递归FIR分解的计算量 下划线表示基于快速运行算法实现的滤波器 III HogenauerCIC滤波器 引言 实现采样速率变换 抽取和插值 的关键问题如何实现抽取和内插后的滤波 无论是抽取还是内插 或者是采样率的分数倍变换 都需要设计一个满足抽取和插值 抗混叠 要求的数字滤波器 该滤波器的性能直接影响采用速率变换的效果及实时处理能力 级联积分梳状 CIC 滤波器和半带 HB 滤波器具有比较好的性能 CIC滤波器 1 级联积分梳状 CascadeIntegratorComb CIC 滤波器由EugeneB Hogenauer发明 也称Hogenauer滤波器 已经被证明是高速抽取和插值系统中的重要元件 是无线通信中的常用模块 一般用于数字下变频 DDC 和数字上变频 DUC 系统 随着目前无线通信数据传输率的提高 应用变得尤为重要 另一重要应用领域是 数据转换器 结构简单 没有乘法器 只有加法器 积分器和寄存器 适合工作在高采样率 是一种基于零 极点相消的FIR滤波器 CIC滤波器 2 CIC滤波器由两个基本组成部分积分部分和梳状部分CIC抽取滤波器CIC插值滤波器 单级CIC滤波器 1 单级CIC抽取滤波器 级数N 1积分部分的积分器是单极点的IIR滤波器 反馈系数为1 积分器也可以看成累加器 状态方程和系统函数为 梳状部分为一个对称的FIR滤波器 状态方程和系统函数为 其中D为梳状部分延迟 则单级CIC抽取滤波器的系统函数和幅频响应为 单级CIC滤波器 2 随频率增大 单级CIC抽取滤波器的旁瓣电平不断衰减 当DR 1时 第一旁瓣的电平为2DR 3 与主瓣电平的差值为 可见单级CIC滤波器的旁瓣电平较大 阻带衰减较差 为了降低旁瓣电平 可以采用多级CIC滤波器级联的方法来实现 假设有N级级联 则阻带衰减为单级的N倍 即13 46 NdB 单级CIC滤波器 3 单级CIC滤波器举例无抽取一阶CIC滤波器 采用4位数值以2进制补码运算实现 数值边界为 810 10002C和710 01112C 脉冲响应其中D为梳状部分的延迟 滤波器的响应是一个定义在D个连续采样值上的位移均值 实现相同位移均值的非递归FIR滤波器需要D 1个加法器 单级CIC滤波器 4 无抽取一阶CIC滤波器脉冲响应和阶跃响应 单级抽取CIC滤波器Verilog设计 1 单级 抽取因子为2的8位CIC抽取滤波器 系统时钟频率与数据速率相同modulecic dec 2 single clk clk1 reset x y inputclk 系统工作时钟inputclk1 频率是clk的1 2inputreset input 7 0 x in output 7 0 y out reg 15 0 x t y t 用于移位的寄存器reg 7 0 int out temp 中间变量 单级插值CIC滤波器Verilog设计 2 单级积分滤波always posedgeclk beginif reset beginx t 0 int out 0 endelsebeginx t x t 7 0 x in 7 0 int out x t 7 0 x t 15 8 endend 抽取always posedgeclk1 beginif reset y t 0 elsey t y t 7 0 inout 7 0 单级梳状滤波assigny y t 7 0 y t 15 8 endmodule 多级CIC滤波器 S级CIC系统的系统函数为 D为梳状部分的延迟 R为下采样 抽取 因子F z 具有RDS个零点和S个极点 RD个零点由 1 z RD 产生 位于2 RD弧度处 圆心起始于z 1 每个不同的零点重复出现S次 F z 的S个极点位于z 1处 零频率位置 这些极点被S个零点相抵消 F z 变为一个S阶位移均值滤波器 最大动态范围的增长出现在z 1处 为了确保计算精度 一般采用2进制补码算法进行设计 多级CIC滤波器转换 1 利用Nobel恒等式实现高速率CIC滤波器向低速率CIC滤波器转换在高速设计中 梳状部分延迟D取值一般为1或2多级CIC抽取滤波器转换举例 3级CIC抽取滤波器 D 1 原始结构 多级CIC滤波器转换 2 经过整合的3级CIC抽取滤波器结构经过Nobel变换的等效CIC抽取滤波器结构Nobel等效结构最容易实现 且占用资源最少 这种简单高效的结构被称作Hogenaur抽取滤波器 实际工程中采用的都是Hogenaur滤波器 多级CIC抽取滤波器实现 举例 3级CIC抽取滤波器设滤波器输入字宽为8 梳状延迟D 2 抽取因子R 32滤波器所需内部字宽为 W 8 log2Bgrow 8 log2 D R 3 8 log2643 26输出字宽一般小于W 多级CIC抽取滤波器HDL设计 1 3级CIC抽取器I 多级CIC抽取滤波器HDL设计 2 为梳状部分提供时钟分频信号 实现3个积分器 多级CIC抽取滤波器HDL设计 3 实现3个梳状滤波器 每个延迟为2个采样 输出信号 多级CIC抽取滤波器HDL设计 4 3级CIC抽取滤波器I仿真结果Matlab仿真结果 多级CIC抽取滤波器HDL设计 4 在多级CIC滤波器中 没有必要一直保持内部信号数值格式完整性 来自前一级信号的低有效位可以删去 而不影响系统的完整性 fS为输入端的采样频率 幅值和混叠畸变 1 S级CIC滤波器的系统函数为F z 的频域幅值响应为利用F z 的频域幅值响应可以直接计算出滤波器在通频带边缘处 p的幅值畸变当x很小时 sinx x 则频率响应在f 1 D的倍数频率附近出现混叠 混叠区域为最大混叠位于1 fP处 幅值和混叠畸变 2 3级CIC滤波器 抽取因子R 2 梳状延迟D 2幅频响应 幅值和混叠畸变 3 一般情况下 由于第二个混叠成分非常小 可以只考虑第一个混叠成分 不同通频带频率和D倍采样频率比值下在fP处的幅值畸变 幅值和混叠畸变 4 对于不同的S R和D值 具体通带频率和采样频率之间的比率fP fS下的最大混叠分量如图 幅值畸变可以通过级联FIR补偿滤波器进行校正 在通带中系统函数为1 F z 混叠畸变不可修复 可接受的混叠畸变是CIC滤波器设计的主要参数 Hogenauer修剪理论 1 多级CIC滤波器的内部信号字宽被定义为 B内部 B输入 B最大动态增长问题 一直保持内部信号数值格式完整性是否必要 如果在设计多级CIC滤波器时 在全部级上都采用最大内部字宽 在输出就会出现非运行时间溢出 通常输入和输出的位宽处于同一范围 修剪输出的量化工作量要大于修剪前面各级低有效位的量化工作量 Hogenauer修剪理论 2 令修剪输出带来的量化噪声等于所有前面级进行修剪带来的量化噪声的总和 对于具有S个积分部分和S个梳状部分的CIC滤波器 为从第k级到输出的功率增益 有 Hogenauer修剪理论 3 第k级的信号字宽Bk应被修剪为 梳状部分的功率增益采用二项式系数计算 Hogenauer修剪理论 4 简化计算计算第一个因子时 每个积分 梳状部分对都会生成一个有限 位移均值 的脉冲响应 这样 最后得到的k级系统及就是后面跟有k 1个梳状部分的S k 1个积分 梳状部分对的模块序列 CIC修剪程序cic exe 见教材光盘 Hogenauer修剪理论 5 举例 3级CIC抽取器II采用Hogenaur修剪设计3级CIC抽取器B输入 8 B输出 10 R 32 D 2 同时需要计算最大混叠分量和幅值畸变 Hogenauer修剪理论 6 cic exe程序给出的设计结果 Hogenauer修剪理论 7 3级CIC抽取器IIVerilogHDL设计 Hogenauer修剪理论 8 为梳状部分提供时钟分频信号 实现3个积分器 Hogenauer修剪理论 9 实现3个梳状滤波器 每个延迟为2个采样 输出信号 Hogenauer修剪理论 10 仿真结果占用资源205LEvs 337LE 非修剪 运行速度284 58MHzvs 282 17MHz 非修剪 基于RNS的CIC设计 1 采用RNS设计CIC滤波器最早由Garcia等人提出3级CIC滤波器 输入为8位 输出为10位 D 2 R 32 最大字宽为26位RNS实现采用4元模集合 256 63 61 59 即1个8位2C表示数和3个6位表示数 就可以覆盖内部信号数值范围 输出转换采用 CRT转换 资源需求 8个LUT表和3个2C加法器采用BRS BaseRemovalScaling 算法处理2个6位模 余下2个模采用 CRT转换处理 资源需求 5个模加法器 9个LUT表 或者7个LUT表 将乘法逆运算和 CRT转换合并 基于RNS的CIC设计 2 采用BRS算法设计CIC滤波器BRS与 CRT转换 设计作业2 最后一节课之前上交 设计3级CIC插值滤波器 输入字宽为8位 梳状部分延迟D 2 插值因子R 8要求 按固定内部信号字宽设计 给出RTL结构图和仿真结果 分析是否可以利用Hogenaur修剪技术对该滤波器进行字宽处理 若可以 按可变字宽设计 给出RTL结构图和仿真结果 并与1进行比较 IV 多级抽取器 引言 什么是采样率转换器的多级实现 为什么要使用多级实现 多级实现节省计算工作量的关键何在 多级实现有哪些途径 多级抽取器 1 采样率转换器 SamplingRateConverter SRC 当SRC的转换因子 抽取器的抽取因子或内插器的内插因子R 较大时 直接把采样率转换操作一次完成 从计算工作量或存储量来说 往往不如经过两次或两次以上转换来得经济 采样率转换的单级实现 一次抽取或内插所需要采样率转换 采样率转换的多级实现 两次或两次以上抽取或内插所需要采样率转换 在S级多级抽取器实现中 各级抽取因子Ri的乘积为整个系统的总抽取因子R 即 多级抽取器 2 单级实现设给定信号x0 n0T0 采样率为F0 5000Hz 信号所含最高频率为50Hz 信号能量绝大部分集中在40Hz以下 单级实现时 应考虑其抗混叠滤波器f n0T0 的通带边缘频率fP为40Hz 阻带边缘频率fS为50Hz 若要求次滤波器的通带误差容限为 P 0 01和 S 0 001 设定此滤波器的幅频特性的幅值在零频率处为1 0 并假定所设计的滤波器为FIR最佳等纹波滤波器 则滤波器的阶数N可估计为 若采用Kaiser窗函数法设计 FIR滤波器的阶数为 多级抽取器 3 滤波器的输出为 即为求得每一个v0 n0T0 应进行N次乘法和N 1次加法 而每秒钟内F0次采用 则每秒钟的乘法次数 MPS 为NF0 若采用高效结构实现 乘法次数可降低R倍 再考虑FIR滤波器的线性相位约束 乘法次数又减少一倍 则最终乘法次数为 则对于实例 单级实现时滤波器的阶数和每秒钟乘法数为 多级抽取器 4 可见计算工作量既受通带和阻带误差容限影响 又受过渡带宽fS fP 采用率F0和抽取因子R的影响 其中过渡带过渡带影响很大 滤波器频响为 多级抽取器 5 单级实现计算量大的根本原因过渡带宽与采样率 fS fP F0的比值太小 比值小意味著滤波器的阶数高 则会增加计算工作量 而单级实现下由于采用速率必须满足Nyquist速率要求 不允许增加过渡带宽 否则会引起信号混叠 降低阻带边缘频率fS 则滤波器阶数将更高 计算量更大 采用多级结构解决 fS fP F0太小问题设法加大第一级的过渡带宽 减少第二级的采样率 多级抽取器 6 对于具体实例在第一级 将阻带边缘频率提高到fS1 F1 fS 200 50 150Hz 为了使信号在0 f fS频带内受到保护 过渡带设计为fP f fS1 经过第一级后 滤波器f1的过渡带宽为fS1 fP 150 40 110Hz 比单级实现相比增宽了10倍 从而使滤波器f1的阶数N1大大降低 第二级中滤波器f2的过渡带宽只有fS fP 10Hz 但由于上一级采样率为F1 200Hz 所以归一化过渡带宽 fS fP F1 1 20 远大于单级实现的归一化过渡带宽 fS fP F0 1 500 滤波器f2的阶数N2也低于单级实现时的滤波器阶数 多级抽取器 7 计算量为 第一级滤波器阶数和每秒乘法次数为第二级滤波器阶数和每秒乘法次数为两级实现系统的每秒乘法次数滤波器的通带 阻带误差容限对滤波器的阶数也有影响 但因为对数运算 所以影响比归一化过渡带宽小得多 多级抽取器 8 多级实现的途径寻求最优化的方法 即以每秒钟的乘法次数为准则 或以存储量为准则 找出最佳的各级抽取因子 然后设计各级的滤波器 一般把所有可能的各级抽取因子的组合罗列出来 算出各种组合下的每秒乘法次数 或存储量 然后比较各种组合的优势 以确定使用哪一种组合 立足于使用抽取 或内插 因子为2的抽取 或内插 器 抽取 或内插 因子为2的抽取 或内插 器可利用FIR半带滤波器 这种滤波器的脉冲响应中有近一半的值为0 完成滤波所需要的乘法很少 在这种思路下实现总抽取因子为2的S次幂最为方便 工程中以抽取因子含有多个2的因子为宜 以利用半带滤波器的优点 R 64 2 2 2 2 2 2 R 48 3 2 2 2 2 半带滤波