基于Mini_LVDS技术的TFT_LCD时序控制器的设计.docx

文章编号 ：（）基于 技术的 时序 控制器的设计刘杰 ，程松华，张永栋，李曙新（天马微电子股份有限公司 研发中心，广东 深圳 ）摘要 ：为 了实现基于 的具有 接口的 时序控制器 ，对 的时序控制 器 、 技术的数据排列方式和 的功能进行了研究。通过对 的数据排列方式的研究 ，提 出了独特的数据处理 方法。利用 内嵌的 ，设计了一种并行转 串行 的 转 换 器 ，把一行的数据分成前半部分和后半部分并同时向 外输出 ；利 用 触发器 、延时的方法实现了相邻二点的数据串并转换 ；综合利用移位寄存器 、串 行加法器和 技术 ，设 计了一种 的并串转换电路 ，实现了子像素内数据的并串 转换。 利用 公司的 的输出宏单元 ，设 计了把 逻辑电平信号转换为 逻辑电平信号的数据发送器 。利用 公 司的 的时钟宏单元块 ，探 讨 并解决了多时钟的问题。通过研究 和时序控制器的特性 ，提出了复位信号的 产生方法和相对应的数据处理 方法。利用此方法设计出的具有 接口的时序控制器已应用于本公司的分辨率为 的产品中 ，数 据的传输频率达 ，颜 色深度为 。这 个产品的显示画面清晰 ，过 渡自然。 利用此方法设计的 的 时序控制器基本符合稳定可靠 、抗干扰能力强等要求 。关 键 词 ：时 序控制器 ； 中图分类号 ： 文献标识码 ： ： ， ，（，）： ， ， ， ， ， 收稿日期 ：；修 订日期 ： 通信联系人 ，：第 期刘杰，等：基于 技术的 时序控制器的设计 ， ， ， ：； 引言近年来，随着显示器的分辨率提高 ，传输给显 示器的数据的频率也随之提高。 用传统的并行、 满摆幅、单端传输信号的方法引起的信号串扰 、系 统功耗、噪声干扰等问题越来越严重。 为了解决 此问题，人们开发了各种差分技 术。 用于液晶显 示器的时序控制器与驱动电路之间传输数据的差 分技术有 （低摆幅差分信号）和 （微、低压、差分信号）两种。技 术 现 已 广 泛 应 用 于 平 板 显 示 器中，它是 在 技 术 的 基 础 上 发 展 的，进 一 步优化了用低电压差分信号 、采 用时钟的双边沿 传输信号的特点；降低了信号的电磁干扰 ；可以根 据显示屏的分辨率的大小合理分配数据通道数， 以减低数据的传输频率 ；这些优 点极大地提高了 液晶显示器的集成度 ，为液晶显示器具有更大的 尺寸、更窄的边界奠定了基础 。液晶显示器常采用专用的时序控制 芯 片 ，大 多数专用时序控制芯片只能应用于消费领域 、高 规格芯片资源少、其时序要求是固定的 ；因特殊分 辨率的液晶显示屏常有特殊的时序 ，此 是专用时 序控制芯片则无能为力。 采用 （ ，现场可编程 门阵列 ）设 计 的时序控制器可以满足此要求。在 基于 的视频处理系统，利用 除设计时序控制器 外，还可以对相关的数据进行处理 ，而且无需增加 外围电路，使整个硬件系统所需的空间变小 ，从而 节省设计成本。利用 技术的特点，灵活使用各 种 数据的并行、串 行的转换方法并研究了变换时钟 的方 法，使 用 这 些 方 法 可 以 利 用 简 单 的 （硬件 描 述 语 言 ）设 计 接 口；不 仅能在同一公司的 芯片内，而 且可以在不同公司 的 芯 片 内，利 用 此 方 法 设 计 具 有 接口的 时序控制器，可 以 提高设计的灵活性。 的时序控制器简介 的 时 序 控 制 器 由 时 序 转 换 模 块、 时钟处理模块和数据转换模块 部分组成，如 图 所示。时序转换模块把从信号源接收的同步控 制信号变换成驱动电路所需的控制信号。数据转 换 模块把 从 信 号 源接 收到的数据信号转换 为 （源 驱 动 器 ）所需格式的数据信 号， 它包括数据接收、数据发送、数据处理部分。时 钟处理模块为时序转换模块和数据转换模块提供 必需的时钟信号。在基于 技术的 时序控 制 器 中，驱 动 电 路 中 的 和 之 间 的 数 据 用 技 术 进 行 传输。图 时序控制器的原理框图 的 数 据 通 道 的 数 量 和 像 素 的 颜 色深度没有关系，可以根据实际需要设定为 对、 对、 对 或 者 对。 除根据数据通道的对数 不 同，对相邻点的数据进行不同的处理外 ；每个子像 素内的并行数据必需经过并串转换 、串 行地通过 数据线传输给 ，把接液晶与显示第 卷收到的数据转换为显示屏所需的数据。第对数 据 通 道 除 了 传 输 数 据 外，还 传 输 一 个 的控制信号：和控 制行起始信号 作用 相同的复位信号 。 时序控制器的设计 的数据转换图 为 在 本 设 计 中 的 数 据 输 入端的数据排 列 示 意 图 ，子 像 素 的 颜 色 深 度 是 位，输入数据 通 道 为 对。 在 个 时 钟 内，第 对数 据通道分别 传 输第一个像素点 位 数据共位数据；同时 第 对数据通道 分别传输第二个像素点位 数据共位数 据；接口在每 个时钟内传输 个像 素点的 数据共位数据。为了进一步降低 数据的传输频率， 颗 没 有采用常 用的级联的方式，而是采用了并联、同时接受数据的连接方式。图 接口的数据排列示意图 据此，设 计如图 所示数据处理方法。 数据 处理包含数据分离和单色子像素内数据处理二大 部分，其中数据分离包含一整行数据处理和奇数 、 偶数点的数据处理二部分。具体包括单色子像素 内位并行转位串行数据的并串转换 、奇数、偶 数点的数据同时发出的并行排列 、一 行数据分成 前半行、后半行二部分后同时发出的并行排列 。图 接口的数据处理意图 数据分离处理数据分离模块主要数据的前半行、后半行分离 和奇数点、偶 数点的分离两部分。数据的前、后 半 行分离采用 片内 实现，数 据的分离主要采用乒乓操作的方式进行。当第一行的数据依次传输过来时将 ， 等前半 行的 数 据 存 储 在 单 元，而 ， ， ， 等后半行的数据存储在 单元； 而当第二行的数据传输过来时将 ， 等 前 半 行 的 数 据 存 储 在 单 元，而 ， 等 后 半行的数据存储在 单元。 由于第 一 行和第二行依次 传输 过 来，因此在接收第二行数据的同时，存储在 和 中的第 一行的数据则开始同时被取出 送到下一个数据处理模块。同理，当第三行数据过 来时，第一行数据已经取完，第二行数据已经存完， 这样 第 三 行 的 数 据 又 按 照 前、后半行分别存入 和 ，而 存储 和 中的第二行的数据则开始同时被取出送到下一个数 据处理模块。如此循环，依次将数据分别传输到下 一个数据处理模块，完 成一次数据的前、后 半行分 离处理，如图所示。因本次处理的数据是流水线型 ，奇数点、偶数 点的分离 采 用 寄存器的方法进行串并转换。 让第一点的数据暂缓延时一个时钟 ，与 第二个数 据同时发出。经过了转换的数据同时输入到下一 个转换器，实现一个数据的并串转换。第 期刘杰，等：基于 技术的 时序控制器的设计图 数据存储及分流 子像素内并串转换模块设计通用的多位数据并串转换的实现方 法 有 ：先 进先出寄存器 （）和 移 位 寄 存 器 等 两 种。 当 采用 模式时， 的输入端的宽度和输入 数据的宽度相同，输出端 的宽度为 ，两 者在不同 的时钟下工作，从而实现并串转 换。 当采用移位 寄存器时，各位 数据首先通过并行锁存器同时写 入与数据位数相同个数 、首尾相 连构成一个移位 链的 触发器，这些 触发器可以在移位时钟的 控制下将数据串行输出。因串行并的数据排列方 式的特殊性，先 综合使用移位寄存器和串行加法 器，设 计 一 个 的 并 串 转 换 电 路。再 利 用 技术，设计了一种 的并串转换电路 ，综 合两个转换器的功能实现 的并串转换电路 ， 从而现实了子像素内数据的并串转换。这种设计 方法充分利用了 的资源，降 低了系统处理 数据的频率，提高了系统的稳定性 。先将图 的 图 的原始 数 据按照不同的采 集边沿重新排列，排列后的数据 的排列的格式如 图的图 ，方法如下： ，； ，；将从图的图 中输出的数据经过 的 并串转 换 电 路，重 新 排 列 成 图 的 格 式，利 用 串 行加法器控制数据装入转换器的时刻 ，然 后高速 采样时钟作用逐次移出数据从而实现 ：的并串 转换电路。方法如下：（） ； ； ；：；图 并串转换模块的输出原理示意图 输出接口，使得在通 用并串转换电路的 移位时钟频率相同的情况下 ，可以使串行数据传 输的 频 率 提 高 倍。 在 两 个 反 相 时 钟 、 控制下，输入数据 、同 时锁存到 触 发器，然后通过一个的多路选择器以分时复 用的方式输出 数 据 ，使得数据传输的 频 率 提 高 倍，因此控制时 钟的频率只需要数据传输频率的 一半。按照上面方法，将 并行数据分别以两个差 分倍频时钟按奇偶两组锁存 ，通 过 接口，就 可以实现并串转换。 的 的 接口宏单元块支持这种转换 ，此宏单元块的使用 方法如下： （ ） （ （ ）， （ ）， （）， （ ），（），（），（），（ ）；液晶与显示第 卷 发送模块的设计 是 逻 辑 器 件，它 只 能 处 理 逻辑电平信号，在发送时需将 逻辑 电平信号转 换 为 差 分 信 号。 所 有 类 型的 芯片都有支持这种转换， 公 司 的 单 元 可以支持这种信 号 转 换方法，此宏单元块的使用方法如下 。将 的 输 出 的电平标准设置为 （ ）（ ）， （ ）， （ ）； 的时钟处理除了传输 数据之外，还 需要传输 时钟。 的 时钟 的频率和像素的频率 之间存在着一定的倍数关系 ，这 个倍数关系可以 根据像 素颜 色深 度和数据通道数计算出来。 例 如，当像素的颜色深度为 、有 对数据线 （双 沿 采样数据，每 个 时 钟 周 期 采 样 个 数 据 ）的 情 况 下，的时钟频率等于像素频率 倍。从上面的数据处理过程可以发现 ，时 序 控 制 器需 多 个 时 钟 信 号。 公 司 的 内 部 的数 字 时 钟 管 理 器 （）可 以 满 足 此 要 求， 的功能包括消除时钟的延时 、频 率的 合 成、 时钟相位调整。 共由部分组成，可以输出 的时钟：与 输 入 频 率 相 同 的 、 ； 是 输 入 频 率 倍 的 、 ；分频系数 为 、 等频率 、任 意 频 率 的 、 等时钟。 的数字频率合成器 模块可以 生成一个 发送时钟，其他时钟可以 有 的其他部分生成。如果该 发送时钟频率是数据时钟频率的 倍，可利用 技术来获得数值为的串行化因 数。 技术可 以 将 所 要 求 的 时 钟 频 率 降 低 一 半，不仅能使 时钟位于正常工作的频率范 围内，而且能降低系统 的总功耗。 利 用 触 发器（ ）完成 技术，需 要利用二个相 位 相 反 的 时 钟。 使 用 两 个 全 局 时 钟 缓 冲 器 ，将从 的任意频率输出端 和 输 出 的 两 个 时 钟 （相 位 相 差 ）分 配给 触发器。 这种方式仅使用了时钟的上 升 沿，时 钟 网络上的任何占空比失真都变得不 重要。 复位信号的要求及相关数据处理除接 收数据外，还 需接收表示 开始接收数据控制信号 （）和 表示结束接收数 据 的 控 制 信 号 （）。 又 可 分 为 与 ，它们不同高低电平的 组合决定显示数据扫 描输出的方向顺序，即数 据从左到右还是从右到 左输出。如选择从左到右的数据输出 ，则在 下降沿后，在 每 个 时 钟 周 期 内 输 出 一 个 的 数据，在 输 出 到 倒 数 第 二 个 数 据 时， 输出高电平，直到其为低电平，表示所有显示数据 输出完毕。如 应用两颗 级联，则 作 为 下 一 颗 的 输 入；为了进一步降低 数 据 的 频 率 ， 没有采用级联的方式 ，而是采用了并联、同时接受 数据的连接方式，这 种方法的缺点是每个 都需接收控制信号 。图 复位信号的要求 第 期刘杰，等：基于 技术的 时序控制器的设计在 技 术 中，控 制 行 起 始 信 号 的 由复位信号 替代并经第 对数据向外 传输；此时，还需将原有 的 信号置高，其 时序 要求如图 所示。 复位信号 置 高 的 复 位 时 间起始点与 信号的上升沿的间隔大于 。 将复位信号 置高的复位时间长度必须 同 时 满足两个条件：时间大于和大于个时钟； 通过 计 算，在 本 设 计 中 至 少 需 个 时 钟 的 时 间。 为了扩大时序控制器的稳定性 ，利用数据有效信 号 的有效内前 个时钟将复位 信 号 置 高，然后再一个时钟的置低 ，这样需显示的数据必 须向后移位个时钟，数据移位的方法有 ：先进先 出的 、移 位寄存 器 和 等 方 法。 因 数 据 延 时 的 长 度 不 大，本 设 计 使 用 移 位 寄 存 器 的 方法。 实现在基于 的视频信号处理系统中，基 于 技 术 的 的 时 序 控 制 器 只 是该系统的一个功能块 ，而这部 分的信号的频率 最高、需在多个时钟域进行变换 。 为了提高系统 的稳定性，使该时序控制器正常工作时 ，不产生干 扰、不影响其他功能，就必需对该部分进行必要的 时序约束。 的时序约 束 有 周 期 约 束 、特 定 约束、区域约 束等约束。 因这部分的输入信号的 频率高，使用区域约束使 接口在信 号 的输入管脚附近。采用 语言来设计，设计了基于 技 术 的 的 时 序 控 制 器，使 用 的型号为 的 并在其开 发平台中 进行逻辑综合和器件适配 ，该 功能所使用逻辑资源情况如表 所示。它占用的 逻辑资源很少，还有很多资源可以用于其它作用 。表 接口所占用逻辑资源 逻辑资源使用数 总数占用百分 比 结 论详细 说 明 了 基 于 技 术 的 的时序控制器的方法，利 用此方法设计出的 具有 接 口的 时序控制器已应用于本 公司的分辨率为、颜色深度为 的产品中，该 产品的画面清晰，过 渡自然，说 明此 基于 技 术 的 的 时 序 控 制 器完全符合要求。参考文献： 罗菊华 ，杨 传仁 ，张 继华 ，等 基 于 的平板显示器件驱动电路的设计液 晶与显示 ，（）： ， ， ， ，（）：（） 程明 ，肖 祖胜 基 于 的 显示驱动设计液 晶与显示 ，（）： ， ，（）：（） 潘子升 ，苗 绘玲 时 序控制器 的研究与设计电 子设计工程 ，（）： ， ，（）： （） 金强宁 ，洪 乙又 ，李 慧芝 ，等 基 于 技 术的 彩色液晶显示屏的驱动研究及应用 光 电 子 技术 ，（）： ， ， ， ，（）：（）液晶与显示