限时发言时间提示器.doc

限时发言时间提示器电子技术课程设计报告题 目 限时发言时间提示器 学院（部） 电控学院 专 业 建筑设施智能技术 班 级 320602 学生姓名 学 号 月 日至 月 日 共 2 周 指导教师（签字） 目录题目5摘要5关键字5第一章 系统概述 6总框图设计6单元模块设计6总电路图设计6第二章 单元方案论证与选择 71 电源方案选择72 预置时间方案选择73 时钟脉冲产生方案选择74 倒计时计数显示方案选择75 门电路比较控制电路方案选择86 提示信号发生电路方案选择8第3章 单元电路的设计 91 电源电路的设计92 预置时间电路的设计103 时钟脉冲产生电路的设计104 倒计时计数显示电路的设计105 门电路比较控制电路的设计116 提示信号发生电路的设计11第四章 系统综述、总体电路图 12第五章结束语131本设计特点、存在的问题及改进意见142 心得和体会15鸣谢16元器件清单17参考文献18评语19限时发言时间提示器摘要本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分：1、预置时间用三个74LS160十进制计数器和适当的门电路控制的，设有10min输入（脉冲）按钮和1min输入（脉冲）按钮。即每按一次相应的脉冲开关，就给相应的计数器提供一个脉冲使计数器累加1。同时用适当的门电路控制10min位计数器为03循环，且使得当10min位为3时1min位的计数器清零，即1min位输入脉冲按钮无效；当10min位为0时选中1min位另一计数器，并使其计数状态为39循环。2、利用555构成多谐振荡电路产生所需的2Hz脉冲，再经过JK触发器分频得到1Hz的脉冲作为计数器的时钟脉冲3、用74LS192双时钟可逆十进制计数器实现倒计时，用4片译码芯片7447驱动数码管显示时间，显示到秒。通过两个JK触发器实现控制计数器加减计数功能的转换（倒数为0后变为加计数器），用加进位端、减借位端和加、减计数脉冲端进行级联，其中10s位到1min位为6进制。4、比较电路主要是用逻辑门来使倒计时时间与要求提示时刻比较。控制电路则由JK触发器、开关等器件来根据输出电平高低来控制提示电路。5、提示信号发生电路主要由发光二极管、两片555芯片构成。其中一片555构成延时电路；另一片构成多谐振荡蜂鸣电路，用JK触发器使其5管脚在不同提示时接不同电平，从而发出不同频率的蜂鸣信号关键字：编码器，数码显示管，门电路，555定时器，译码器设计要求：330分钟可调定时间倒计数显示定时间小于10分钟，倒数到1分钟时给出提示信号，设定时间大于10分钟，倒数到5分钟给提示信号，超时给出警告提示信号（红灯），超时大于1分钟时，给出蜂鸣器声音提示有设定输入及复位开关，可用绿灯，黄灯，红灯表示工作状态任务分配：预置时间电路，倒计时显示电路第一章 系统概述 1、总框图设计构思整个系统由哪些功能模块组成，以及各个功能模块之间的互相控制关系，将各功能模块联系起来画出总体功能模块图。 2、单元模块设计根据总功能框图的功能划分，具体设计各单元模块。设计时，从要实现的功能及如何实现等方面着手，大体选择相应的元器件，再进行细节设计。3、总电路图设计a) 单元功能模块设计好后，从各个单元功能模块间的控制关系着手，对各单元功能模块进行检验论证，保证各个模块间无冲突，均能正常运行b) 分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本设计应重点分析倒计时的各个须提示的状态的比较控制电路，还有相应的提示信号发生电路之间的关系。c) 纵观全局，规划总电路的布局，最后画出完整的电路图。预置时间模块门电路比较与控制模块译码器显示模块提示信号发生模块脉冲发生模块倒计时模块电路工作原理与框图电路总体工作流程： 开电源复位清零设置时间T按输入确认键，确认输入按开始键则进入倒计时，此时计数工作灯绿灯亮剩余时间提示（T10min时,倒数至5分钟提示；T倒数至0时发出长4s的提示音，同时亮黄灯若发言未完则进入超时计数，直到超时1min时给出长4s的较急促的提示音，同时亮红灯警告，且计时停止，数码管显示1分钟不变直到主持人复位清零若发言在超时1min之前完成（包括准时完成和提前完成）则由主持人按复位键清零停止计数第二章 单元方案论证与选择1、电源方案选择方案一：用5V的蓄电池做电路的工作电源。电路接线简单，使用方便，可移动性能强，整体电路均为5V的电源不必变压可以直接使用。但是，总体电路的芯片较多，每个芯片均需要电源提供5V的电压，总体耗电量可能较大，当蓄电池电量不足时可能影响芯片的正常工作，使电路出现混乱。而且市场上5V蓄电池也不容易买到。常用方法为一个6V的蓄电池（3片2V的蓄电池）串联一个二极管降到5.3V左右，但是蓄电池的电压很不稳定，在充满电的时候，电压可以达到2.4V3=7.2V，在一般的时候也是2.25V36.75V，完全放电以后的电压为1.75V35.25V。电压变化范围较大，有的芯片对电压要求比较严格，所以此方案不可行。方案二：使用LM7805构成5V稳压电源。通过变压器将市电220V，50Hz交流电转化为12V，50Hz交流电，在通过全桥二极管进行整流，通过LM7805进行稳压得到5V直流电压。此方案比较容易实现，LM7800系列产品可以在任何一个电子元件商店一定都能买到，价格便宜（批发价都不超过一元，零售价一般不超过2-3元），成本较低，性能稳定，输出电流最大可达1A，可以满足设计要求。而且本设计产品应用于比赛现场，220V市电比较容易得到，并且本设计产品不需要频繁的进行位置移动。故此方案可行性比较高，所以选用此方案。2、预置时间方案选择方案一：由于设计要求倒数时间输入可调并译码显示，比较经典的方案是使用8279 芯片：40 个引脚的8279 芯片是由Intel 于80 年代首先推出的，参考资料较多，应用比较成熟。优点：最为通用，输入时间使用键盘方便、易操作。缺点：元器件多，面积大，电路复杂，需要较好的编程能力才能灵活运用，其综合成本较高，而且本系统只用到其键盘输入单个功能，不能充分利用它的强大功能。方案二：即本设计系统所选方案，由三个74LS160十进制计数器及适当的门电路组成。充分利用的74LS160的异步清零、同步置数以及使能端等各个功能,达到设计要求，即输入时间必须在3-30min范围内可调。本设计系统中设有10min位输入脉冲开关和1min位输入脉冲开关，每按一次相应开关，控制相应的计数器累加1。其中10min位计数器计数状态为0-3，且当其为3时控制1min位的计数器清零，即输入最大为30。而1min位由两片计数器控制，当10min位不为0时，通过门电路控制74LS160使能端，选中另一片计数状态为0-9的74LS160；当10min位为0时，选中其中一片计数状态为3-9的74LS160，从而实现最小输入为3min的设计要求。电路原理简单、实用，成本较低，易于实现和控制。3、时钟脉冲产生方案选择时钟脉冲，通常可用两种方案：、 晶体振荡分频电路。采用石英晶体振荡器，起振快，时基精度高。振荡工作频率仅决定于石英晶体的谐振频率，而与电路中的R、C 数值无关。振荡器经内部分频电路后可分为多档输出，可以使脉冲精度从毫秒到小时。起振、停振、清零都可以从电路上端口直接控制，方便。但本系统中所用的脉冲只需Hz的低频脉冲，不需太高的精确度，而石英晶体振荡频率较高，用在本系统需多次分频，电路会比较复杂。、本系统采用的是555芯片构成多谐振荡电路产生所需脉冲。555定时器是一种单片集成电路，只需要在其外部配上少量的阻容元件，就可构成多偕等脉冲电路，使用灵活方便，振荡周期一般可根据其外部接的电阻、电容计算，公式为T=0.7（R1+2R2）C。其电路较简单且可以利用T与R1、R2、C的关系方便地改变振荡频率，以满足系统要求。4、倒计时计数显示方案选择由于设计中要求实现倒数计时和超时1min译码显示，故须选择可逆计数器，而74LS192、74LS193均为双时钟脉冲输入可逆加减计数器，且其清零和置数方式均为异步，两者都可选，不同的是74LS192为十进制计数，而74LS193为16进制计数，本系统中用到的十进制计数较多，故选用74LS192电路较为简单方便。而74LS192无论在加计数还是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲，基于此要求本系统中采用两片JK触发器分别控制74LS192的加计数脉冲输入CPD和减计数脉冲输入CPu,使用JK触发同时也可保证CP脉冲的稳定性。本系统中的有关显示电路均采用常用的数码管译码驱动芯片7447进行译码显示5、门电路比较控制电路方案选择电路中所用的门电路器件均为TTL 74LS系列.。TTL电路不使用的输入端悬空为高电平，而CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。控制电路中用到了JK触发器、按钮式开关等器件组成。6、提示信号发生电路方案选择提示信号主要是由两片555芯片、JK触发器以及适当门电路组成。其中一片555接成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，本系统用一个JK触发器控制构成多谐振荡555芯片的5号管脚的高低电平输入，使多谐振荡电路的比较电压不同，以产生不同频率的蜂鸣信号。JK触发器的脉冲信号由超时信号控制。第三章 单元电路的设计1、电源电路的设计电源电路原理如图所示，220V、50Hz市电经过变压器变为12V、50Hz交流电，在经过全桥整流二极管进行整流，经过整流后在通过LM78065进行稳压得到5V稳压电源。图中开关控制整体电路的工作，用一个发光二级管（绿色）串联一个小电阻10作为电源工作的指示灯，当开关闭合时发光二极管亮。 5V电源原理图图中电路万用表测得的输出端电压为5.000V，如图所示。此方案电路可以为本系统中所有的芯片提供准确的电源电压，保证系统的稳定运行。2、预置时间电路的设计电路如图示预置时间电路工作原理：先由主持人复位清零，然后设置发言时间T，设置时间键有10min位J1和1min位J2，通常先设置10min位，每按一次J1即提供一个计数脉冲给计数器，使其累加1，当累加到3时，再按一次J1键该计数器74160（U26）置数端MR输入低电平，计数器被置数为0，即10min位最高可设置为3，且当10min位为3时，与非门输出低电平，二输入与门7408(U70)输出低电平，74160（U27）被清零，且二输入与门7408(U42)输出低电平,即1min位输入脉冲无效。由此可达到设置时间不高于30min的要求。当10min位不为零且不为3时，与非门U39输出高电平到与门U70和与门U42的输入端,四输入或非门U38输出低电平,经过一个非门U51到与门U70的输入端，经过两个非门到与门U42输入端，此时与门U70输出高电平，使74160（U27）正常工作，在输入脉冲作用下1min位在0-9之间循环，与门U42输出低电平使得74160（U28）的清零端保持低电平不能工作，输入脉冲无效，此时1min位由74160（U27）控制。当10min位为0时，四输入或非门U38输出高电平，再经过一个非门U51，使得与门U70的输出为低电平，即74160（U27）清零端输入低电平，使其处于输出为0状态。四输入或非门U38经过两个非门U51和U41使得与门U42输出为高电平，此时1min位由计数器74160（U28）控制，且其置数端load输入低电平，这时第一次J2时，74160（U28）被置为3，置数端load则变为高电平，此时74160（U28）处于计数状态。当其由9到0转换时，进位端TC输出高电平经过或非门使load 又为低电平，74160（U28）被置为3。由此达到了设置时间最低大于3min的要求。74160（U27）和（U28）输出两两经或门后（始终有一个计数器输出全为0，与另一个计数器的输出相或后不影响另一计数器的输出）输出到74192计数器的置数端，直到输入确认键的按下即可完成置数。 预置时间电路 3、时钟脉冲产生电路的设计 工作原理：时钟脉冲由555芯片构成的多谐振荡电路产生，因为该脉冲信号要经JK触发二分频后再送至倒计数器74192上，故产生脉冲频率为f=2Hz相应计算公式为T 1(R4+R5)*C1*ln20.7*(R4+R5)*C1T2R4*C1*ln20.7*R4*C1TT1+T20.7*(2*R4+R5)*C1 q=T1/T=(R4+R5) /(2*R4+R5)*100%f=1/T1.44/(2*R4+R5)*C1=2Hz其中R4=35k ,R5= 1.37k,C1=10uf复位后，JK触发器（1）输出低电平，与门（1）输出为恒为0，即脉冲信号被封锁。直到开始键按下后，JK触发器输出翻转，输出高电平，与门（1）才被解锁，脉冲信号才有效地输出到倒计数器74192上，同时，计数工作灯（绿灯）亮。而且当超时信号（低电平）输入，使JK触发器输出清零，与门（1）输出为0，此时脉冲信号也将被封锁，计数显示将停在超时1min时刻，同时计数工作灯灭。 时钟脉冲产生及相关控制电路图 4、倒计时计数显示电路的设计 由于设计中要求实现倒数计时和超时1min译码显示，故须选择可逆计数器，而74LS192、74LS193均为双时钟脉冲输入可逆加减计数器，且其清零和置数方式均为异步，两者都可选，不同的是74LS192为十进制计数，而74LS193为16进制计数，本系统中用到的十进制计数较多，故选用74LS192电路较为简单方便。而74LS192无论在加计数还是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲，基于此要求本系统中采用两片JK触发器分别控制74LS192的加计数脉冲输入CPD和减计数脉冲输入CPu,使用JK触发同时也可保证CP脉冲的稳定性。本系统中的有关显示电路均采用常用的数码管译码驱动芯片7447进行译码显示。 计时及显示电路是在时钟脉冲的作用下，由74192把预置数先按顺序减计数，当减到0000时再由74192加计数到一分钟。再加减计数时数码管同步显示。本电路用四片192、四个数码管组成。工作原理：当时间显示不是0000时有反馈电路反馈一信号使JK1工作JK2截止，JK1把CP脉冲输到控制数码管最低位的74192的CPD端进行减计数，当最低位减到9，借位端就产生一高电平，当最低位由9变到0，借位端回到低电平，次低位进行一次减计数（74192是低电平起作用）。由于次低位最高显示为5，所以要先把次低位接成6进制。后两片减计数原理和最低位及次低位原理相同。当减计数到0000时经反馈电路JK1截止JK2工作，并将产生的时钟脉冲输到最低位的CPU端实行加计数，当最低位加到9时，进位端产生一高电平，当最低位由9变0时进位端回到低电平，次低位端实行一次加计数。次高位和最高位加计数原理相同。在倒计时显示电路中,分钟位由两个74192N(U1和U2)级联成100进制.秒位由两个74192N(U3和U13)级联成60进制,当秒位显示99时,四输入或非门U17和U18起作用,此时,这两个或非门输出为高电平,再经二输入与非门U39变为低电平反馈到秒位的两个74192N的置数端,使其置数为59,这样就完成了秒位为60进制的功能.最后,四个74192N的输出连接四个七段显示译码器7447N进行译码输出到四个数码管，这样就实现了显示功能。本电路中还涉及到倒计时到正计时的部分，其主要原理是：当四个74192N的输出不为0000时，四个或非门U21,U16,U24,U25的输出必有低电位出现，使得与非门U55的输出为高电平，此时，JK触发器U15的Q端为低电平，Q非端为高电平，JK触发器U4不工作，U14工作，U14的输出接到74192N(U13)的减计数down端，整个系统为减计数状态；当四个74192N的输出为0000时，四个或非门U21,U16,U24,U25的输出全为高电平，与非门U55的输出为低电平，JK触发器U15进行翻转，使得U4工作，U14处于清零状态不工作，整个系统处于加计数状态，这样就完成了倒计时到正计时的转换。 倒计时显示电路JK触发器功能及管脚图： 5、门电路比较控制电路的设计 电路中所用的门电路器件均为TTL 74LS系列.。TTL电路不使用的输入端悬空为高电平，而CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。控制电路中用到了JK触发器、按钮式开关等器件组成。（1）判断设置时间是否大于10min及相关控制电路 工作原理：用7425四输入或非门（图中未画出）对预置时间的10min位计数器74192(1)置数端进行判断。当预置10 min位置数端均为0（即预置时间T 10min）时四输入或非门输出高电平,此时控制倒数至5min提示的的与门(2)输出恒为0,倒数至5min产生的高电平被封锁,而控制倒数至1min提示的与门(1)打开,相应的提示电平(高电平)可以有效地通过与门(1)若预置10 min位不为0,则四输入或非门输出低电平,此时与门(1)被封锁,倒数至1 min的高电平输入无效,而与门(2)被打开,倒数至5 min时产生的高电平可以通过与门(2)。最后将两个与门的输出接入二输入或门，使两者任何一个高电平输入都能通过或门最终输出到相应的提示信号发生电路的控制端 判断电路（2）74192倒计数器转变为加计数器的关键电路74192由减计数变为加计数器工作原理：复位后，JK触发器3被清零，输出低电平至JK触发器2的清零端，即触发器2也被清零，其输入脉冲信号无效，触发器2反相输出端输出高电平到74192的加计数脉冲端，而触发器1 零端为高电平故其输入脉冲有效，使得其输出信号为输入脉冲的二分频信号，从而使74192的减计数脉冲输入有效，令其进行减计数。此减计数状态一直保持到倒数至0时，触发器3发生反转，使得触发器2清零端为高电平，输入脉冲有效；而触发器1被清零，其反相输出端输出高电平，从而使74192的加计数输入脉冲有效，减计数脉冲端输入高电平，使其进行加计数。 减计数转变为加计数电路6、提示信号发生电路的设计 提示信号主要是由两片555芯片、JK触发器以及适当门电路组成。其中一片555接成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，本系统用一个JK触发器控制构成多谐振荡555芯片的5号管脚的高低电平输入，使多谐振荡电路的比较电压不同，以产生不同频率的蜂鸣信号。JK触发器的脉冲信号由超时信号控制。工作原理：蜂鸣信号发生主要由555（2）及R2、R3、C3组成的多谐振荡电路控制。蜂鸣时间则由555（3）及R1、C2组成的单稳态触发电路控制。复位后，JK触发器被清零，输出低电平即555（2）的5号管脚接低电平UL并保持不变，直到超时信号低电平有效时才反转为高电平。此过程中，当有倒数提示信号高电平输入到555（2）的4号管脚，此多谐振荡电路便正常工作发出频率为f1的蜂鸣声，又因为倒数剩余时间提示的高电平持续时间较短，故此时的蜂鸣时间也比较短，只是短暂的一声鸣叫。当倒数为0的低电平输入与门时，与门输出低电平到555（3）的2号管脚，使其触发，并输出一定宽度tw的高电平脉冲，经或门传送到555（2）的4号管脚，使555（2）正常工作发出持续时间为tw的蜂鸣声音。注意，此时其5号管脚仍为低电平，故此时的蜂鸣频率也为f1,与前面蜂鸣信号不同的是其蜂鸣时间较长。当超时1min时，对应的控制电平由高电平变为低电平，先使JK触发器翻转，输出高电平至555（2）的5号管脚，之后超时1min低电平触发由555（1）构成的单稳态电路，使其产生宽度为tw的高电平脉冲，经或门A输入到多谐振荡电路，使其产生持续时间为tw，频率为f2的蜂鸣提示信号。另外，超时1min低电平将反馈到脉冲信号发生电路的JK触发器的清零端，输出低电平使脉冲信号封锁，使计数器74192停止计数。 提示信号发生电路第四章 系统综述、总体电路图第五章 结束语1、本设计特点、存在的问题及改进意见特点：本设计系统简单实用，成本较低，制作成成品后，操作简单，容易掌握。可以完成各种比赛、娱乐的计时工作。存在问题：本设计的时钟信号是利用555构成的多谐振荡器，产生1Hz的频率信号作为时钟脉冲，时钟脉冲信号的精度不是很高，可能会出现较大的误差，作为对时间精度要求不是太严格的场所可以应用本设计，若对时间的精度要求严格，可选用晶振分频后作为脉冲信号，但是电路比较复杂。另外，本系统选用了6个数码管作为显示电路，体积可能会比较大。2、心得与体会 通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。 这学期和本学期我们开设了模拟电子技术基础与数字电子技术基础两门课程，这两门学科都属于电子技术范畴，是我们专业的专业基础课程，但是两个学期所学的东西都是理论内容，虽然有很多的实验课程，但都是验证性实验，缺乏创新精神。学习任何知识，仅从理论上去求知，而不去实践、探索是不够的，所以在本学期开设了电子技术课程设计是很及时、很必要的。这样不仅能加深我们对电子计数的认识，而且还及时、真正的做到了学以致用，使学过的理论知识真正的被吸收，