第18章 集成逻辑门电路.ppt_第1页
第18章 集成逻辑门电路.ppt_第2页
第18章 集成逻辑门电路.ppt_第3页
第18章 集成逻辑门电路.ppt_第4页
第18章 集成逻辑门电路.ppt_第5页
已阅读5页,还剩17页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第18章集成逻辑门电路 18 1TTL集成逻辑门电路 18 1 1TTL集成逻辑门的组成及工作原理 了解典型电路组成 分为三级 实现功能是 与非 功能 定性工作原理说明 18 1 2TTL与非门的外特性和有关参数 1 电压传输特性 1 关门电平 Uoff UILmax 2 开门电平 Uon UIHmin 3 输出高电平下限UOHmin 4 输出低电平上限UOLmax 5 抗干扰度 噪声容限 6 阈值电压UT 2 输入特性 1 输入短路电流IIS IIL 2 高电平输入电流IIH 3 输出特性 1 高电平输出特性 拉电流负载 2 低电平输出特性 灌电流负载 4 负载能力 一个与非门能驱动同类型门的数目 也叫扇出系数 或 一般NL NH 5 动态响应特性 开关速度 平均传输延迟时间tpd 18 1 3其它TTL集成逻辑门 除TTL与非门外 还有与门 非门 或门 或非门 与 或 非门 异或门 集电极开路门 三态输出门等 1 集电极开路门 OC门 其电路内部集电极开路 可以实现线与连接 完成与 或 非功能 2 三态逻辑门 TSL门 输出高阻态 18 1 4使用TTL门的几个实际问题 1 输入端接电阻时对TTL门工作状态的影响 关门电阻 开门电阻 2 尖峰电流的影响 门电路输出由0变1 由1变0 在该时刻都会出现尖峰电流 产生干扰源 解决方法是在门电路的电源端对地接去耦电容 3 不使用输入端的处理 当实现 与非 或者是 与 逻辑时 不用端应接一个固定的高电平或直接接电源正端 当实现 或非 或者是 或 逻辑时 不用端应接一个固定的低电平或直接接地 并联使用也是一种方法 例18 1若TTL与非门的输出电压为2 2V 请确定该输出电压是属于 逻辑0 逻辑性1 不确定的禁止状态 解 TTL与非门的输出电压UOL 0 4V UOH 2 4V 因此该输出属于不确定禁止状态 例18 2二输入端与非门A B波形如图 试画出L的波形 例18 3逻辑电路如图 它的输入A B波形如图 试画出F端波形 18 2CMOS集成门电路 18 2 1CMOS反相器 简述电路工作原理 18 2 2其它CMOS逻辑门电路 18 2 3CMOS特点 同样有CMOS的各类门电路 与门 非门 或门 或非门 与 或 非门 异或门 集电极开路门 三态输出门等 电路符号与TTL结构时一样 1 功耗低 静态时总有一管截止 大约纳安级 10 9A 2 扇出能力强 一般大于50 3 电源电压范围宽 一般5 15V 3 18V 4 抗干扰能力强 18 2 4CMOS传输门及模拟开关 1 CMOS传输门 简称TG门 用电路简要说明 符号 1 逻辑电平配合 2 电流能力配合 灌 拉电流负载时 3 接地问题 2 CMOS模拟开关 18 3逻辑门电路使用中的几个实际问题 1 各种门电路之间的接口 例18 4分析图18 10中TTL电路的逻辑功能 解 图 a 当C 0时 当C 1时 注TTL输入高阻时 相当于高电平 图 b 当C1C2C3 000时 F3 Z 高阻抗 当C1C2C3 100时 F3 当

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论