第5章 触发器-2.ppt

5 1基本RS触发器 5 2同步触发器 5 3主从触发器 退出 5 4边沿触发器 5 5不同类型触发器间的转换 第5章触发器 触发器是构成时序逻辑电路的基本逻辑部件 它有两个稳定的状态 0状态和1状态 在不同的输入情况下 它可以被置成0状态或1状态 当输入信号消失后 所置成的状态能够保持不变 所以 触发器可以记忆1位二值信号 根据逻辑功能的不同 触发器可以分为RS触发器 D触发器 JK触发器 T和T 触发器 按照结构形式的不同 又可分为基本RS触发器 同步触发器 主从触发器和边沿触发器 5 1基本RS触发器 电路组成和逻辑符号 信号输入端 低电平有效 工作原理 1 0 0 1 01 0 R 0 S 1时 由于R 0 不论原来Q为0还是1 都有Q 1 再由S 1 Q 1可得Q 0 即不论触发器原来处于什么状态都将变成0状态 这种情况称将触发器置0或复位 R端称为触发器的置0端或复位端 0 1 1 0 R 1 S 0时 由于S 0 不论原来Q为0还是1 都有Q 1 再由R 1 Q 1可得Q 0 即不论触发器原来处于什么状态都将变成1状态 这种情况称将触发器置1或置位 S端称为触发器的置1端或置位端 10 1 1 1 1 0 11 不变 1 0 0 0 1 1 00 不定 特性表 真值表 现态 触发器接收输入信号之前的状态 也就是触发器原来的稳定状态 次态 触发器接收输入信号之后所处的新的稳定状态 描述方式 次态Qn 1的卡诺图 特性方程 触发器的特性方程就是触发器次态Qn 1与输入及现态Qn之间的逻辑关系式 状态图 描述触发器的状态转换关系及转换条件的图形称为状态图 0 1 1 1 10 01 设触发器初始状态为0 Q Q 信号同时撤消 出现不确定状态 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 波形图 置1 置0 置1 置1 置1 保持 不允许 基本RS触发器的特点 1 触发器的次态不仅与输入信号状态有关 而且与触发器的现态有关 2 电路具有两个稳定状态 在无外来触发信号作用时 电路将保持原状态不变 3 在外加触发信号有效时 电路可以触发翻转 实现置0或置1 4 在稳定状态下两个输出端的状态必须是互补关系 即有约束条件 在数字电路中 凡根据输入信号R S情况的不同 具有置0 置1和保持功能的电路 都称为RS触发器 集成基本RS触发器 EN 1时工作EN 0时禁止 集成基本RS触发器 一 CMOS集成基本触发器 1 由与非门组成 CC4044 三态RS锁存触发器特性表 内含4个基本RS触发器 2 由或非门组成 CC4043 二 TTL集成基本触发器 74279 74LS279 5 2同步触发器 1 同步RS触发器 CP 1时 工作情况与基本RS触发器相同 电路组成和逻辑符号 特性表 特性方程 描述方式 主要特点 波形图 1 时钟电平控制 在CP 1期间接收输入信号 CP 0时状态保持不变 与基本RS触发器相比 对触发器状态的转变增加了时间控制 2 R S之间有约束 不能允许出现R和S同时为1的情况 否则会使触发器处于不确定的状态 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 2 同步JK触发器 CP 1期间有效 电路组成和逻辑符号 描述方式 特性表 JK 00时 不变 JK 01时 置0 JK 10时 置1 JK 11时 翻转 描述方式 状态图 波形图 在数字电路中 凡在CP时钟脉冲控制下 根据输入信号J K情况的不同 具有置0 置1 保持和翻转功能的电路 都称为JK触发器 描述方式 0 1 0 1 1 0 0 0 0 1 1 3 同步D触发器 D锁存器 CP 1期间有效 电路组成和逻辑符号 描述方式 状态图 波形图 在数字电路中 凡在CP时钟脉冲控制下 根据输入信号D情况的不同 具有置0 置1功能的电路 都称为D触发器 1 0 1 0 1 集成同步D触发器 CP1 2 CP3 4 POL 1时 CP 1有效 锁存的内容是CP下降沿时刻D的值 POL 0时 CP 0有效 锁存的内容是CP上升沿时刻D的值 集成同步D触发器 1 TTL74LS375 2 CMOS CC4042 当POL 1CP下降沿锁存信号 当POL 0CP上升沿锁存信号 特性表 真值表 5 3主从触发器 1 主从RS触发器 工作原理 1 接收输入信号过程CP 1期间 主触发器控制门G7 G8打开 接收输入信号R S 有 从触发器控制门G3 G4封锁 其状态保持不变 1 0 0 1 特性方程 逻辑符号 电路特点 主从RS触发器采用主从控制结构 从根本上解决了输入信号直接控制的问题 具有CP 1期间接收输入信号 CP下降沿到来时触发翻转的特点 但其仍然存在着约束问题 即在CP 1期间 输入信号R和S不能同时为1 2 主从JK触发器 代入主从RS触发器的特性方程 即可得到主从JK触发器的特性方程 将 主从JK触发器没有约束 特性表 时序图 电路特点 逻辑符号 主从JK触发器采用主从控制结构 从根本上解决了输入信号直接控制的问题 具有CP 1期间接收输入信号 CP下降沿到来时触发翻转的特点 输入信号J K之间没有约束 存在一次变化问题 带清零端和预置端的主从JK触发器 0 0 1 0 0 1 带清零端和预置端的主从JK触发器的逻辑符号 集成主从JK触发器 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善 并且输入信号J K之间没有约束 但主从JK触发器还存在着一次变化问题 即主从JK触发器中的主触发器 在CP 1期间其状态能且只能变化一次 这种变化可以是J K变化引起 也可以是干扰脉冲引起 因此其抗干扰能力尚需进一步提高 5 4边沿触发器 1 边沿D触发器 工作原理 边沿D触发器没有一次变化问题 逻辑符号 CP上升沿触发 工作波形图 集成边沿D触发器 注意 CC4013的异步输入端RD和SD为高电平有效 集成边沿D触发器 1 CMOS边沿D触发器 CC4013 双D触发器 符号 引出端功能 特性表 CP上升沿触发 2 TTL边沿D触发器 7474 双D触发器 符号 引出端功能 特性表 3 主要特点 CP的上升沿 正边沿 或下降沿 负边沿 触发 抗干扰能力极强 只有置1 置0功能 2 边沿JK触发器 CP下降沿时刻有效 边沿JK触发器的逻辑符号 边沿JK触发器的特点 边沿触发 无一次变化问题 功能齐全 使用方便灵活 抗干扰能力极强 工作速度很高 工作波形图 CP下降沿触发 集成边沿JK触发器 74LS112为CP下降沿触发 CC4027为CP上升沿触发 且其异步输入端RD和SD为高电平有效 注意 集成边沿JK触发器 1 CMOS边沿JK触发器 CC4027 国标符号 曾用符号 引出端功能 特性表 2 TTL边沿JK触发器 CP下降沿触发 异步复位端RD 异步置位端SD均为低电平有效 74LS112 双JK触发器 3 主要特点 CP的上升沿或下降沿触发 抗干扰能力极强 工作速度很高 在触发沿瞬间 按的规定更新状态 功能齐全 保持 置1 置0 翻转 使用方便 5 5不同类型触发器之间的转换 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使之形式与已有触发器的特性方程一致 3 比较已有和待求触发器的特性方程 根据两个方程相等的原则求出转换逻辑 4 根据转换逻辑画出逻辑电路图 转换方法 利用令已有触发器和待求触发器的特性方程相等的原则 求出转换逻辑 1 将JK触发器转换为RS D T和T 触发器 JK触发器 RS触发器 RS触发器特性方程 变换RS触发器的特性方程 使之形式与JK触发器的特性方程一致 比较 得 电路图 JK触发器 D触发器 写出D触发器的特性方程 并进行变换 使之形式与JK触发器的特性方程一致 与JK触发器的特性方程比较 得 电路图 JK触发器 T触发器 在数字电路中 凡在CP时钟脉冲控制下 根据输入信号T取值的不同 具有保持和翻转功能的电路 即当T 0时能保持状态不变 T 1时一定翻转的电路 都称为T触发器 特性表 逻辑符号 T触发器特性方程 与JK触发器的特性方程比较