第17、18讲计数器.ppt

第17 18讲 课时授课计划课程内容 内容 计数器目的与要求 1 掌握计数器的概念 分类 2 掌握二进制计数器的设计思想 电路结构 工作原理 逻辑功能 3 了解十进制计数器的分析方法 逻辑功能描述 4 掌握计数器的模数变换 级联法 反馈归零法 反馈置数法 重点与难点 1 计数器的逻辑功能描述 特别是时序图 2 基本概念 计数器 模 分频器 3 异步置0和同步置0的区别 课堂讨论 1 异步二进制计数器的设计思想 2 若考虑延迟时间 异步计数器的状态从1111 0000的过程 3 同步置数时状态SN出现吗 4 实现更大容量计数器时 计数器的顺序如何 现代教学方法与手段 大屏幕投影复习 提问 1 怎样由JK D触发器实现T 触发器 2 二进制加法的进位规则 计数器 一 计数器广义定义 能在输入信号作用下依次通过预定状态的时序逻辑电路 狭义定义 能计 数脉冲个数的时序逻辑电路 被计数的脉冲称为 计数脉冲 基本特征 1 计数器中的 数 是用触发器的状态组合来表示的 在计数脉冲作用下使一组触发器的状态依次转换成不同的状态组合来表示数的增加或减少 即可达到计数的目的 2 计数器在运行时 所经历的状态是周期性的 是在有限个状态中循环 通常将一次循环所包含的状态总数称为计数器的 模 M 如M 6 则称为6进制计数器 二 计数器的分类 1 按计数进制分二进制计数器 按二进制数运算规律进行计数的电路 十进制计数器 按十进制数运算规律进行计数的电路 任意进制计数器 上述两种计数器之外的其它进制计数器的统称 如五进制计数器 六十进制计数器等 2 按计数增减分加法计数器 随着计数脉冲的输入作递增计数的电路 减法计数器 随着计数脉冲的输入作递减计数的电路 加 减计数器 在加 减控制信号作用下 可递增计数也可递减计数的电路 又称为可逆计数器 3 按计数器中触发器翻转是否同步分异步计数器 计数脉冲只加到部分触发器的时钟脉冲输入端上 而其它触发器的触发信号则由电路内部提供 发生翻转的触发器状态更新有先有后 同步计数器 计数脉冲同时加到所有触发器的时钟脉冲输入端 使发生翻转的触发器状态同时更新 显然 同步计数器的计数速度要比异步计数器快得多 计数结果 二进制数计数规律 规则 计数结果按照二进制数的自然顺序转换 即 00011011区别于其他进制的特点 计满 全1 减空 全0状态总数M 2n n为位数 二进制计数器 计满产生进位 减空产生借位 二进制计数器的构成 一位二进制计数器 T FF 多位二进制计数器 每增加一位 增加一个FF FF功能 与低位如何连接 实质 控制高位翻转的方式 需要解决 方法一 高位也用T FF 当高位加1 减1时 由低位向高位提供一个触发边沿 其他时候不提供触发边沿 异步二进制计数器 加计数 减计数 思考 如果高位触发器采用下降沿触发 应如何连接 二进制异步计数器级间连接规律 方法一的缺点 工作速度低 计满时 111 000 从低位到高位逐位翻转 所需时间长 产生过渡状态 Q2Q1Q0 111 110 100 000 缺点产生的根源 异步改进 异步 同步 方法二 高位用TFF 高位时钟也用CP 当低位计数器计满或减空时 使高位T 1 其他时候 T 0 加计数电路如图 CP Q0 Q1 Q2 欲实现减计数 只需将Q端取代加计数电路中的Q端即可 计数器的时序图 以三位二进制加法计数器为例 分频 将CP频率缩小m倍的过程 f fcp m m为分频系数 这一过程通常称为对CP作m分频 如 Q0对CP作二分频Q1对CP作四分频Q2对CP作八分频 回忆实验1 3 8译码器设计时仿真波形之输入波形 计数器的状态转换图 以三位二进制加法计数器为例Q2Q1Q0000 001 010 011111 110 101 100 标准形式 简化形式 4位集成二进制异步加法计数器74LS197 74LS197功能表 CR 1 CT LD 0时异步置数 4位集成二进制同步加法计数器74LS161 163 74LS163的引脚排列和74LS161相同 不同之处是74LS163采用同步清零方式 74161 4 BitBinaryUpCounterwithSynchronousLoadandAsynchronousClear 74163 4 BitBinaryUpCounterwithSynchronousLoadandSynchronousClear 4位集成二进制同步可逆计数器74LS191 4位集成二进制同步可逆计数器74LS193 计数规律 计数结果按照十进制数 经过编码的十进制数 的自然顺序转换 加 减 012 9 计满 十进制计数器 进位 借位 减空 选用4个CP下降沿触发的JK触发器 分别用FF0 FF1 FF2 FF3表示 状态图 输出方程 设计任务 十进制同步加法计数器 状态方程 电路图 比较得驱动方程 将无效状态1010 1111分别代入状态方程进行计算 可以验证在CP脉冲作用下都能回到有效状态 电路能够自启动 计数器的有效状态 无效状态 自启动 有效状态 计数循环中使用的状态无效状态 计数循环中未使用的状态有效循环 有效状态的循环无效循环 无效状态的循环自启动 计数器进入无效状态后 在CP作用下能自动返回有效循环的能力 只要无效状态不构成循环 则必能自启动 集成十进制异步计数器74LS90 集成十进制同步加法计数器74LS160 主要功能与74LS161基本相同 只是实现十进制计数 功能表和进位信号如下 CO CTTQ3Q0 Q3Q0 2 集成十进制同步加 减计数器74LS190 74190是单时钟集成十进制同步可逆计数器 其引脚排列图和逻辑功能示意图与74191相同 为异步置数控制端为计数控制端D0 D3为并行数据输入端Q0 Q3为输出端为加 减计数方式控制端CO BO为进位 借位输出端为行波时钟输出端 1 异步置数当 0时 与CP无关 立即置数 即D3D2D1D0 d3d2d1d0 2 计数功能 0 1当 0时 对应CP脉冲上升沿 十进制加法计数 当 1时 对应CP脉冲上升沿 十进制减法计数 3 保持功能 当时 计数器保持原来的状态不变 十进制同步可逆计数器 集成十进制同步计数器 集成十进制同步加法计数器74160 74162的引脚排列图 逻辑功能示意图与74161 74163相同 不同的是 74160和74162是十进制同步加法计数器 而74161和74163是4位二进制 16进制 同步加法计数器 此外 74160和74162的区别是 74160采用的是异步清零方式 而74162采用的是同步清零方式 74190是单时钟集成十进制同步可逆计数器 其引脚排列图和逻辑功能示意图与74191相同 74192是双时钟集成十进制同步可逆计数器 其引脚排列图和逻辑功能示意图与74193相同 N进制 任意进制 计数器 计数规律 计数结果按N进制数的自然顺序转换 加 减 012 N 2N 1集成产品不可能制造出任意进制计数器 这就需要使用现有的其他进制计数器构成N进制 任意进制 计数器 计满 借位 减空 进位 1 用若干小进制计数器构成大进制计数器 串接N N1 N2串接方式 按异步方式连接N1计CP脉冲个数 N2计N1的进位C的脉冲个数按同步方式连接 N1 N2 进位加1 借位减1 N1 N2 CTTCTP C CP CTT CTP为计数控制端 参见74LS160功能表 用74161实现16x16 256 2 用大进制计数器构成小进制计数器 大进制N 小进制MN个状态只用M个状态 且M个状态构成循环 如何构成循环 设法让N进制计数器在顺序计数过程中跳越N M个状态 从而获得M进制计数器 实现状态跳越有两种方法 复位法 由于是靠状态反馈产生复位控制信号 又称反馈复位法 反馈归零法 置位法 由于是靠状态反馈产生置数控制信号 又称反馈置数法 异步复位法原理 设原有的计数器为N进制 当它从起始状态S0开始计数并接收了M个脉冲以后 电路进入SM状态 如果这时利用SM状态产生一个异步复位信号将计数器置成S0状态 这样就可以跳越 N M 个状态而得到M进制计数 分频 器了 S0 S1 S2 S3 SM 1 SM SN 2 SN 1 异步复位 说明 1 SM为暂态 一旦复位信号产生 SM就会被S0取代 2 适用于进行模数变换的计数器具有异步复位端 不依赖时钟CP 用74161实现16 12 异步清零 同步复位法原理 设原有的计数器为N进制 当它从起始状态S0开始计数并接收了M 1个脉冲以后 电路进入SM 1状态 如果这时利用SM 1状态产生一个同步复位信号 当下一个CP脉冲到来时 计数器将置成S0状态 这样就可以跳越 N M 个状态而得到M进制计数 分频 器了 S0 S1 S2 S3 SM 1 SM SN 2 SN 1 同步复位 说明 1 SM 1为稳态 即使复位信号产生 也要等到下一个CP脉冲到来以后 SM 1才会被S0取代 2 适用于进行模数变换的计数器具有同步复位端 依赖时钟信号 用74163实现16 12 异步置位法原理 置位法是利用给计数器重复置入某个数值的方法跳越 N M 个状态而得到M进制计数 分频 器的 置数操作可以在S0状态进行 也可以在其他状态进行 说明 1 S0为暂态 一旦置位信号产生 S0就会被SN M取代 2 适用于进行模数变换的计数器具有异步置数端 不依赖时钟信号 S0 S1 SN M Si SN 2 SN 1 异步置位 用74191实现16 12 用加计数 计数循环使用3 14 连线图 仿真结果 同步置位法原理 置位法是利用给计数器重复置入某个数值的方法跳越 N M 个状态而得到M进制计数 分频 器的 置数操作可以在SN 1状态进行 也可以在其他状态进行 说明 1 SN 1为稳态 即使置位信号产生 也要等到下一个CP到来以后SN 1才会被SN M取代 2 适用于进行模数变换的计数器具有同步置数端 依赖时钟信号 S0 S1 SN M Si SN 2 SN 1 同步置位 用74161实现16 12 同步置数 在前面介绍的集成计数器中 清零 置数均采用同步方式的有74LS163 均采用异步方式的有74LS193 74LS197 74LS192 清零采用异步方式 置数采用同步方式的有74LS161 74LS160 有的只具有异步清零功能 如CC4520 74LS190 74LS191 74LS90则具有异步清零和异步置9功能 反馈置数法获得N进制计数器的步骤 A 写出计数器状态的二进制代码 利用异步置数输入端获得N进制计数器时 写出SN对应的二进制代码 利用同步置数输入端获得N进制计数器时 写出SN 1对应的二进制代码 B 写出反馈归零函数 根据SN或SN 1写出置数端的逻辑表达式 C 画连线图 主要根据反馈置数函数画连线图 例1用74LS163来构成一个十二进制计数器 1 写出状态SN 1的二进制代码 3 画连线图 SN 1 S12 1 S11 1011 2 求归零逻辑 D0 D3可随意处理 D0 D3必须都接0 例2用74LS197来构成一个十二进制计数器 1 写出状态SN的二进制代码 3 画连线图 SN S12 1100 2 求归零逻辑 D0 D3可随意处理 D0 D3必须都接0 例3用74LS161来构成一个十二进制计数器 SN S12 1100 D0 D3可随意处理 D0 D3必须都接0 SN 1 S11 1011 例4用74LS161构成10进制计数器 解 用同步置数控制端实现 1 若从0000开始计数 则D3D2D1D0 0000 1 写出SN 1的二进制代码 SN 1 S10 1 S9 1001 2 写出反馈归零 置数 函数 由于计数器从0开始计数 因此反馈归零函数为 3 画连线图 例5用74LS160实现7进制计数器 解 用同步置数控制端归零 思考 若用异步清零端归零如何实现 1 写出SN 1的二进制代码SN 1 S7 1 S6 0110 2 写出反馈归零 置数 函数 设计数器从0开始计数 为此 应取D3D2D1D0 0000 故 3 画连线图 提高归零可靠性的方法 异步清零法实现16 12 提高归零可靠性 3 用小进制构成大进制 但不能形成简单乘积关系 需要综合前面两种处理比如 16 48 1 16X16 256 2 256 48 用74161实现16 48 两步 1 两片74161级联实现16x16 2562 通过反馈归零或反馈置数实现256 48 16 616 86