计算机组成原理课程设计论文.doc

计算机组成原理课程设计报告设计题目：设计八位全加器院系:计算机科学与信息工程学院专业:计算机科学与技术班级:08级六班 组长:董丹丹组员:田野 林子琪 纪蕾 慕研 姜尚 刘璐 刘洋 赵琼 哈尔滨师范大学计算机科学与信息工程学院 目 录1、 课 程 设 计 要 求1.1 摘 要.31.2 课 程 设 计 问 题 描 述.3 1.3 课 程 设 计 任 务 要 求.32、 概 要 设 计2.1 加法器与PLD、EDA的基本概念 .42.1.1 PLD设计流程.42.1.2 PLD的优点 .52.1.3 EDA概述 .52.2 Xilinx软件概述 .62.3 八位全加器设计流程 .62.3.1 八位全加器的基本概述 .62.3.2 八位全加器的原理图 .72.3.3 八位全加器测试向量的仿真波形图 .8三、详细设计3.1创建新工程 .93.1.1 启动Xilinx ISE 9.1i .93.1.2 建立新工程 .93.2 创建一个chematic源文件. 113.3 填加器件绘制原理图并且正确连接电路 .123.3.1 八位全加器原理图 .123.3.2 加输入/输出缓冲器和信号名 .123.3.3 对程序进行语法检查 .133.4 仿真 .143.5 创建Testbench波形源文件 .14四、调试与测试结果分析4.1测试向量的仿真 . 164.1.1 设置输入仿真波形 . 164.1.2 对波形进行仿真. 164.2测试结果及分析. 17五、收获及体会 5.1收获及体会.18六、参考文献 6.1 参考文献. 197、 附录 7.1 八位全加器代码add.vf.20 摘要 众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作.加法器是微处理器中最基本、最重要的模块,不仅在A L U、乘法器、除法器中均包含加法器模块,而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要加法器来完成。从指令执行频率上看,算术逻辑单元、程序计数器、协处理器是C P U中使用频率最多的模块.一、课 程 设 计 要 求1.1 课 程 设 计 问 题 描 述众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如行波进位(RIP)I法器、跳跃进位加法器(CSKA：CarrySKip Adders)、进位选择加法器(CSLA：CarrySeLect Adders)、超前进位加法器(CLA：CarryLookahead Adders)等。它们都是利用各位之间的状态(进位传递函数P、进位产生函数G等)来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。要求掌握使用Xilinx软件对用可编程逻辑器件PLD进行开发与设计，利用可编程逻辑器件PLD（programmable logic device) Xilinx软件对一位全加器的进行合理正确的设计并且进行输入信号的测试。用门电路设计一个一位二进制全加器。要求输入两个加数Ai、Bi和一个低进位Ci_1，得出本位和Si和向高位Ci。1.2 课 程 设 计 任 务 要 求全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。该电路有3个输入变量，分别是2个加数Ai、Bi和1个低进位Ci_1，2个输出变量，分别是本位Si和向高进位Ci。在Xilinx ISE 9.1利用基本门电路中设计一位带进位加法器，通过该课程设计理解和掌握可编程逻辑器件PLD的应用和设计。主要目的就是了解和学习这门新技术的原理与应用，让同学们尽快掌握使用EDA进行设计的方法，为后续课程的学习打下良好的基础。二、概 要 设 计2.1 加法器与PLD、EDA的基本概念 在数字电子系统领域，存在三种基本的器件类型：存储器、微处理器和逻辑器件。 存储器用来存储随机信息，如数据表或数据库的内容。 微处理器执行软件指令来完成范围广泛的任务，如运行字处理程序或视频游戏。 逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、时序和控制操作、以及系统运行所需要的所有其它功能。加法器是微处理器中最基本、最重要的模块,不仅在A L U、乘法器、除法器中均包含加法器模块,而程序指针P C的自加、跳转指令的目标地址计算以及访存地址的获得也需要加法器来完成。从指令执行频率上看,算术逻辑单元、程序计数器、协处理器是C P U中使用频率最多的模块。加法器是为了实现加法的，即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。 2.1.1 PLD设计流程PLD设计的大部分工作是在EDA软件工作平台上进行的，PLD设计流程如图1.1所示。EDA设计流程包括设计准备、设计输入、设计处理和器件编程4个步骤，以及相应的功能仿真、时序仿真和器件测试3个设计验证过程。图1.1 PLD设计流程2.1.2 PLD的优点固定逻辑器件和PLD各有自己的优点。 例如，固定逻辑设计经常更适合大批量应用，因为它们可更为经济地大批量生产。 对有些需要极高性能的应用，固定逻辑也可能是最佳的选择。然而，可编程逻辑器件提供了一些优于固定逻辑器件的重要优点，包括：PLD在设计过程中为客户提供了更大的灵活性，因为对于PLD来说，设计反复只需要简单地改变编程文件就可以了，而且设计改变的结果可立即在工作器件中看到。PLD不需要漫长的前置时间来制造原型或正式产品 - PLD器件已经放在分销商的货架上并可随时付运。PLD不需要客户支付高昂的NRE成本和购买昂贵的掩模组- PLD供应商在设计其可编程器件时已经支付了这些成本，并且可通过PLD产品线延续多年的生命期来分摊这些成本。PLD允许客户在需要时仅订购所需要的数量，从而使客户可控制库存。 采用固定逻辑器件的客户经常会面临需要废弃的过量库存，而当对其产品的需求高涨时，他们又可能为器件供货不足所苦，并且不得不面对生产延迟的现实。PLD甚至在设备付运到客户那儿以后还可以重新编程。 事实上，由于有了可编程逻辑器件，一些设备制造商现在正在尝试为已经安装在现场的产品增加新功能或者进行升级。 要实现这一点，只需要通过因特网将新的编程文件上载到PLD就可以在系统中创建出新的硬件逻辑。过去几年时间里，可编程逻辑供应商取得了巨大的技术进步，以致现在PLD被众多设计人员视为是逻辑解决方案的当然之选。 能够实现这一点的重要原因之一是象Xilinx这样的PLD供应商是无晶圆制造厂企业，并不直接拥有芯片制造工厂，Xilinx将芯片制造工作外包给IBM Microelectronics 和 UMC这样的主要业务就是制造芯片的合作伙伴。 这一策略使Xilinx可以集中精力设计新产品结构、软件工具和IP核心，同时还可以利用最先进的半导体制造工艺技术。 先进的工艺技术在一系列关键领域为PLD提供了帮助：更快的性能、集成更多功能、降低功耗和成本等。 目前Xilinx采用先进的0.13um 低K铜金属工艺生产可编程逻辑器件，这也是业界最好的工艺之一。仅仅数年前，最大规模的FPGA器件也仅仅为数万系统门，工作在40 MHz。 过去的FPGA也相对较贵，当时最先进的FPGA器件大约要150美元。 然而，今天具有最先进特性的FPGA可提供百万门的逻辑容量、工作在300 MHz，成本低至不到10美元，并且还提供了更高水平的集成特性，如处理器和存储器。同样重要的是，PLD现在有越来越多的知识产权（IP）核心库的支持 - 用户可利用这些预定义和预测试的软件模块在PLD内迅速实现系统功能。 IP核心包括从复杂数字信号处理算法和存储器控制器直到总线接口和成熟的软件微处理器在内的一切。 此类IP核心为客户节约了大量时间和费用 - 否则，用户可能需要数月的时间才能实现这些功能，而且还会进一步延迟产品推向市场的时间。2.1.3 EDA概述 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。2.2 Xilinx软件的概述Xilinx是全球领先的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的高级集成电路、软件设计工具以及作为预定义系统级功能的IP（Intellectual Property）核。客户使用Xilinx及其合作伙伴的自动化软件工具和IP核对器件进行编程，从而完成特定的逻辑操作。Xilinx公司成立于 1984年，Xilinx首创了现场可编程逻辑阵列（FPGA）这一创新性的技术，并于1985年首次推出商业化产品。目前Xilinx满足了全世界对 FPGA产品一半以上的需求。Xilinx产品线还包括复杂可编程逻辑器件（CPLD）。在某些控制应用方面CPLD通常比FPGA速度快，但其提供的逻辑资源较少。Xilinx可编程逻辑解决方案缩短了电子设备制造商开发产品的时间并加快了产品面市的速度，从而减小了制造商的风险。与采用传统方法如固定逻辑门阵列相比，利用Xilinx可编程器件，客户可以更快地设计和验证他们的电路。而且，由于Xilinx器件是只需要进行编程的标准部件，客户不需要象采用固定逻辑芯片时那样等待样品或者付出巨额成本。Xilinx产品已经被广泛应用于从无线电话基站到DVD播放机的数字电子应用技术中。传统的半导体公司只有几百个客户，而Xilinx在全世界有7，500多家客户及50，000多个设计开端。2.3 八位全加器设计流程2.3.1 八位全加器的基本概述全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。该电路有3个输入变量，分别是2个加数Ai、Bi和1个低进位Ci_1，2个输出变量，分别是本位Si和向高进位Ci。 八位全加器(FA)的逻辑表达式为：SiAiBiCi_1CiAiBiBiCi_1AiCi_1其中Ai,Bi为要相加的数，Ci_1为进位输入；Si为和，Ci是进位输出；2.3.2 八位全加器的原理图根据八位全加器的运算法则可得知八位全加器的真值表，通过真值表可写出输出函数表达式：SiAiBiCi_1 CiAiBiBiCi_1AiCi_1其中Ai,Bi为要相加的数，Ci_1为进位输入；Si为和，Ci是进位输出；由上表达式可得出相应的逻辑电路如图2-1所示。 图 2-12.3.3 八位全加器测试向量的仿真波形图八位全加器测试向量的仿真波形图，其波形仿真结果如图2-2图2-2三、详细设计3.1创建新工程3.1.1 启动Xilinx ISE 9.1i 单击“开始-程序-Xilinx ISE 9.1i-Project Navigator”，进入Xilinx ISE 9.1i 软件。3.1.2 建立新工程选择File-New Project，出现如图3-1 所示的窗口。出现的窗口中可以直接选取器件类型、封装、门数、速度等级等信息。在本例中，我们先选择工程存放的路径，然后输入工程名称。系统自动为每一个工程设定一个目录，我们设定目录名为工程名add。然后选择原理图输入类型为chematic。图3-1 新工程项对话框（其他几种类型说明如下：HDL为顶层模块类型，类似于我们制作PCB 原理图时的情况，可以从库中选取器件，也可以用HDL 语言来生成器件；EDIF为网表输入类型，EDIF是Electronic Data Interchange Format 的缩写，是一种描述设计网表的标准的工业文件格式，可以由第三方工具生成，在ISE 中可以将其作为一种标准的输入格式。NGC文件是一种包含了逻辑设计数据和约束的网表，所谓约束是指FPGA设计中的一些特定的要求。NGC/NGO 和EDIF 都可以在ISE 外由其他综合工具生成也可由ISE生成。）单击“下一步”，出现如图3-2 所示的窗口，在该窗口中来选择设计实现时所用的器件。在包含FPGA 的PCB 板子做出来以前，我们选择不同类型的FPGA 进行测试，看看FPGA 的资源是否够用，在PCB 板子做出来以后，我们在这里的选择与PCB板上的FPGA 必须一致。否则生成的下载文件无法配置到FPGA 中。此处若选择错了，也没有关系，因为后面可以随时修改这些设置。其中Family 表示目标器件的类型；Device 表示目标器件的具体型号；Package 表示器件的封装；Speed 表示器件的速度等级。这里我们选择器件为Spartan3，XA3S50，VQG100，-4。其中XA3S50中的50 表示器件为5 万门，VQG100 表示器件有100 个管脚。图3-2 设置工程所用的器件参数 因为要绘制原理图，而不是使用以前设计好的源代码，故再单击“下一步”，“下一步”，单击“完成”，工程创建完毕。 这时的界面如图3-3 所示，这里需要关注的是界面左上角出现的小框为我们所有的源文件的管理窗口，在其下面的窗口为我们选择不同的源文件时其所有可能操作的显示窗口；右半部分窗口为我们设计输入代码的窗口；下面的窗口为编译等信息的显示窗口。我们可以在输入不同文件后选中不同的文件，看看进程窗口中的变化。这样，我们新建了一个工程，下一步就要在工程中输入一些设计文件来实现我们的设计。图3-3 创建新工程后的ISE 界面3.2 创建一个chematic源文件框架在本小节我们向刚刚创建的工程中添加设计文件来实现要求的功能。按照以下步骤建立一个全加器的chematic文件描述。Ai,Bi为要相加的数，Ci_1为进位输入；Si为和，Ci是进位输出。Step1. 选择Project-New Source；（或在Sources in Project 窗口中单击鼠标右键选择“New Source”）出现如图3-4所示的窗口；图3-4Step2. 选择Schematic（原理图输入类型）作为新建源文件的类型；Step3. 在文件名File name中键入“add”；Step4. 单击“next”；Step5. 单击“next”；Step6. 单击“finish”，完成这个新源程序的创建。新源程序文件add.sch 将会显示在Schematic编辑窗口中，单击添加器件，Sources栏目中包括IO,IO_Latch,Logic,LUT,General等器件。3.3 填加器件绘制原理图并正确连接电路3.3.1 八位全加器原理图如图3-5所示.图 3-5 八位加法电路原理图3.3.2 添加输入/输出缓冲器和信号名 选择和连接器件完毕后,在原理图上添加输入/输出缓冲器和信号名，输入为：两加Ai、Bi和低进位Ci_1，输出：本位和Si，向高位进行Ci；如图3-6。 图 3-7 选择File-Save，保存add.sch源程序。3.3.3 对程序进行语法检查Step1:双击Process 窗口的Design Utilities下面的Check Design Rules如图3-8所示 图 3-8:检查语法错误Step2:假如出现语法错误,及按照ISE的提示对程序进行修改3.4 仿真我们可以通过设置计数器模块的输入来观察仿真输出，以测试我们编写的Schematic源文件是否满足逻辑功能要求。我们建立的testbench 波形调用ISE自带的仿真工具,用来验证所设计的计数器的功能和延时是否达到要求。3.5 创建Testbench波形源文件而在仿真前，首先创建一个Testbench 波形源文件，与以前版本不同的是，该文件不是在Schematic Bencher（ISE 集成的一个工具，用于设置输入波形）中打开，是在ISE 中打开。具体步骤如下：Step1. 打开上一节所建立的工程；Step2. 选择Project-New Source,（或通过在Sources in Project 中单击右键选择“NewSource”），出现如图 3-9所示的窗口；图 3-9 创建波形源文件Step3. 选择文件类型为Test Bench Waveform；Step4. 键入文件名“cpp”，如图11 中所示；Step5. 单击“下一步”，在本步骤中可以将波形文件与Schematic文件进行关联。Step6. 单击“下一步”；Step7. 单击“完成”；Step8. 此时，Schematic Bencher 程序自动启动，因为我们不需要时钟信号，所以选择Combinatorial，单击“finish”按钮；Step9. 这时出现了如图12 所示的波形；图 3-10 新建的波形文件四、调试与测试结果分析4.1测试向量的仿真4.1.1 设置输入仿真波形打开建立的波形文件，初始化输入波形，步骤如下：Step1. 单击波形图中的蓝色方块来设置波形电平的高低，设置后的波形如图4-1 所示图4-1 Schematic Bencher 中输入波形的设置Step2. 单击4-1中工具栏上的图标 ，将波形文件保存。4.1.2 对波形进行仿真Step1 双击 process view 中的Xilinx ISE Simulator的 Simulate Behavioral Model如图 4-2。图 4-2Step 2 观察仿真结果 如图4-3 所示 图4-3 波形仿真4.2 测试结果及分析算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片中的一个十分重要的部件。但从基本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如行波进位(RIP)I法器、跳跃进位加法器(CSKA：CarrySKip Adders)、进位选择加法器(CSLA：CarrySeLect Adders)、超前进位加法器(CLA：CarryLookahead Adders)等。它们都是利用各位之间的状态(进位传递函数P、进位产生函数G等)来预先产生高位的进位信号，从而减少进位从低位向高位传递的时间。要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。通过软件的调试与结果分析，在这次设计中，通过对模型机的设计也让我们对计算机内部的操作有了一个深入的了解。在设计方面通过软件模拟计算机内部运算程序，用实际操作模拟对计算机内部运算进行理解和掌握其结构。这给计算机的功能的扩充有了很大的空间。全加器是运用与或逻辑电路组合来运行加法的，ISE集成环境功能强大，可以实现很多设计输入、综合仿真等嵌入式系统所必需的用途。通过本次软件设计不仅使我们对计算机组成结构有了更深的理解，而且还从原理上理解计算机内部的运算器构造与及工作原理都有一个新的认识。五、收获及体会5.1收获及体会本设计主要设计一位加法器，然而计算机内部都是多位加法器。只是从简单层面上设计加法器的功能，而没有考虑到加法器的性能从上选择实验。虽然在设计上没有实现，但是我们在理论上分析和讨论不同的加法器选择不同门电路在性能的差别。从而得知在不同的计算机内部会采用不同的加法器机制，在具体设计时需要根据具体的应用环境和实现工艺确定采用哪一种加法器。加法器的性能可以从延迟、功耗、面积等方面进行分析。具体分析的方法有三种：是通过门级模拟器来估算加法器的性能；二是采用标准单元库对每种加法器进行逻辑综合和布局布线来设计电路，然后从版图中反提取电路参数，针对其参数进行电路的模拟，从中得出各种加法器的比较结果；三是通过物理实现在芯片上实现各种加法器，然后通过实际测量进行比较。逐位进位加法器，在每一位的计算时，都在等待前一位的进位。那么不妨预先考虑进位输入的所有可能，对于二进制加法来说，就是0与1两种可能，并提前计算出若干位针对这两种可能性的结果。等到前一位的进位来到时，可以通过一个双路开关选出输出结果。这就是进位选择加法器的思想。可编程逻辑的价值在于其缩短电子产品制造商开发周期，以及帮助他们更快地将产品推向市场的能力。 随着PLD供应商继续致力于在可编程逻辑器件中集成更多的功能、降低其成本并提高能够节约时间的IP核心的可用性，可编程逻辑一定会在数字设计人员中进一步普及开来。 培养学生正确的设计思想，理论联系实际的学习态度；培养学生综合运用所学计算机组成原理知识，分析和解决工程技术问题的能力。训练提高学生查阅资料，运用计算机辅助工具绘制原理图，阅读原理图以及对原理图进行功能模拟的能力；提高学生对计算机的各组成部分的理解，进一步深入认识计算机系统，强化学生的系统意识；提高学生的动手能力。PLD是电子设计领域中最具活力和发展前途的一项技术。PLD能完成任何数字器件的功能，上至高性能CPU，下至简单的TTL74序列电路，都可以用PLD来实现。在PCB完成以后，还可以利用PLD的在线修改功能，随时修改设计而不必改动硬件电路。PLD技术在20世纪90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL）的进步。PLD设计依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言（HDL）为系统逻辑描述手段完成的设计文件，并自动地完成逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编程逻辑器件FPGA/CPLD，实现既定的电子电路设计功能。硬件描述语言在PLD设计中占据极其重要的位置，目前国际上流行的硬件描述语言主要有VHDL和Verilog HDL。六、参考文献 参考文献1计算机组成原理课程设计山东大学出版社刘荣兴，王祖强，殷晓峰20052数字逻辑（第二版）华中科技大学出版社欧阳星明2008332位并行乘法器的研究与设计D西安微电子技术研究所许琪20024计算机组成原理（第二版）高等教育出版社唐朔飞20055FPGA/CPLD设计工具-Xilinx ISE 5.X 使用详解人民邮电出版社王诚，薛小刚，钟信潮20036PLD 逻辑设计实务清华大学出版社邱耀煌 2002 7Computer Architecture A Quantitative ApproachZnd，Ed ition(eBook)7、 附录 一位全加器原理生成代码 add.Vf/ Copyright (c) 1995-2007 Xilinx, Inc. All rights reserved./ _ _ / / / / / /_/ / Vendor: Xilinx / / Version : 9.1i/ Application : sch2verilog/ / / Filename : add.vf/ /_/ / Timestamp : 04/04/2010 14:10:37/ / / _/_ /times