第八章-可编程器件.ppt

第八章可编程逻辑器件 PLD ProgrammableLogicDevice 8 1概述一 PLD的基本特点数字集成电路从功能上有分为通用型 专用型两大类2 PLD的特点 是一种按通用器件来生产 但逻辑功能是由用户通过对器件编程来设定的 二 PLD的发展和分类PROM是最早的PLD PLA可编程逻辑阵列PAL可编程阵列逻辑FPLA现场可编程阵列逻辑GAL通用阵列逻辑EPLD可擦除的可编程逻辑器件FPGA现场可编程门阵列ISP PLD在系统可编程的PLD 三 LSI中用的逻辑图符号 8 2现场可编程逻辑阵列FPLA 特点 与逻辑可编程 或逻辑可编程 输出缓冲控制 组合电路和时序电路结构的通用形式 A0 An 1 W0 W 2n 1 D0 Dm 可编程与逻辑 可编程或逻辑 输出缓冲控制 例 用FPLA实现下列逻辑函数 FPLA与ROM的区别 ROM的与阵列是固定的 有2n个Wi字线 而FPLA的与阵列较少 ROM采用全部最小项 而PLA采用简化后的与项 FPLA有熔丝和叠栅两种 FPLA有三态输出及OC门输出 因此 PLA有必要化简 以充分利用 与项 个数 8 3可编程阵列逻辑PAL ProgrammableArrayLogic 8 3 1PAL的基本电路结构一 基本结构形式可编程 与 阵列 固定 或 阵列 输出电路最简单的形式为 二 编程单元出厂时 所有的交叉点均有熔丝 可编程与阵列 固定或阵列 8 3 2PAL的输出电路结构和反馈形式 一 专用输出结构 用途 产生组合逻辑电路 二 可编程输入 输出结构 用途 组合逻辑电路 有三态控制可实现总线连接可将输出作输入用 三 寄存器输出结构 用途 产生时序逻辑电路 四 异或输出结构 时序逻辑电路还可便于对 与 或 输出求反 五 运算反馈结构 时序逻辑电路可产生A B的十六种算术 逻辑运算 8 3 3PAL的应用举例 例2 用PAL设计一个逻辑电路 DCBA 四位 二进制数的大小及取值在范围 当0 DCBA 5时Y0 1 当6 DCBA 10时Y1 1 当11 DCBA 15时Y2 1 根据题意可得最小项表达式 化简后得 采用PAL14H4 14个输入端 4个输出端 每个输出含4个与项 可画出编程图 p398图 8 3 10 8 4通用阵列逻辑GAL 8 4 1电路结构形式 可编程 与 阵列 固定 或 阵列 可编程输出逻辑宏单元OLMC 编程单元采用E2CMOS可改写 GAL16V8 1 GAL16V8结构 内部含有 32 64位的可编程 与 逻辑阵列 8个OLMC 10个输入缓冲器 8个三态输出缓冲器8个反馈 输入缓冲器 GAL将 与 逻辑阵列与OLMC固定连接 OLMC中含或阵列 GAL16V8中的行地址映射图 并不是编程单元实际的空间布局图 每个OLMC由一个或门 一个D触发器 四个数据选择器及一些门电路组成 编程控制字 OLMC控制字 8 4 2输出逻辑宏单元OLMC 数据选择器 或门有8个输入端 可构成8个 与 或 异或门用于控制输出函数的极性 XOR n 0原输出 XOR n 1反输出 n代表8个OLMC之一 输出结构受四个数据选择器控制 1 OMUX 2选1 由AC0和AC1 n 组合决定OLMC工作在组合逻辑输出还是寄存器输出模式 2 PTMUX 2选1 乘积项选择器 由AC0和AC1 n 状态决定来自第一项 与 是否进入 或 门 表AC0 AC1 n 与PTMUX的关系 3 TSMUX 4选1 输出三态允许控制选择器 VCC 地 0 OE 第一与项 选择器输出 C 0 三态输出 C 1 输出允许 AC0 AC1 n 与TSMUX的关系 4 FMUX 8选1 反馈数据选择器 实际只有4个输入 地 0 邻级输出 m I O端 结构控制字中SYN ACO AC1 n XOR n 组合定义 表OLMC n 工作模式 OLMC五种工作模式简化示意图如下 OLMC5种工作模式 图中NC表示不连接 专用输入模式专用组合输出模式反馈组合输出模式时序电路中的组合输出模式寄存器输出模式 SYN ACO AC1 n 101专用输入模式 SYN ACO AC1 n 100专用组合输出模式 SYN ACO AC1 n 111反馈组合输出模式 SYN ACO AC1 n 011时序电路中的组合输出模式 SYN ACO AC1 n 010寄存器输出模式 8 5可擦除的可编程逻辑阵列EPLD 一 结构特点相当于 与 或 阵列 PAL OLMC二 采用EPROM工艺集成度提高 8 7现场可编程门阵列FPGA 一 基本结构 IOBCLB3 互连资源4 SRAM 1 IOB 可以设置为输入 输出 输入时可设置为 同步 经触发器 异步 不经触发器 2 CLB 本身包含了组合电路和触发器 可构成小的时序电路将许多CLB组合起来 可形成大系统 3 Interconnect互连资源 4 SRAM分布式每一位触发器控制一个编程点 二 编程数据的装载 数据可先放在EPROM或PC机中通电后 自行启动FPGA内部的一个时序控制逻辑电路 将在EPROM中存放的数据读入FPGA的SRAM中 装载 结束后 进入编程设定的工作状态 每次停电后 SRAM中数据消失下次工作仍需重新装载 8 9PLD的编程 以上各种PLD均需离线进行编程操作 使用开发系统一 开发系统硬件 计算机 编程器软件 开发环境 软件平台 VHDL Verilog 真值表 方程式 电路逻辑图 Schematic 状态转换图 FSM 二 步骤抽象 系统设计采用Top Dow