计算机原理习题答案.doc

43 附录 各章习题参考答案附录 各章习题参考答案第1章 习题参考答案1. （1）D（2）D（3）B（4）C（5）D（6）D2. 答：计算机是一种以电子器件为基础的，不需人的直接干预，能够对各种数字化信息进行快速算术和逻辑运算的工具，是一个由硬件软件组成的复杂的自动化设备。理解计算机的概念，应从六个方面：（1）以电子器件为物质基础，即研究的对象是电子数字计算机（Digital Computer）；（2）不需要人的直接干预，说明具有自动化能力，其前提是存储程序；（3）处理各种数字化信息，计算机以二进制编码作为数字化编码及运算的基础；（4）具有算逻运算能力，基本运算操作是算术和逻辑运算；（5）计算机是快速工具，主要取决于两个因素：一是电子器件，二是存储程序。（6）由硬件和软件组成。3. 答：见本章小结。4. 答：计算机的生命力在于它的广泛应用，应用的范围几乎涉及人类社会的所有领域。归纳起来，在科学计算、过程检测与控制、信息管理、计算机辅助系统等领域中的应用成就最为突出。举例：计算机辅助教学CAI；学生的学籍管理系统；数字图书馆系统；虚拟现实系统；售票系统；学校的一卡通系统等。5. 答：冯诺依曼原理的基本思想是： 采用二进制形式表示数据和指令。指令由操作码和地址码组成。 将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。冯诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括。6. 答：计算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、控制器、输入输出设备及总线系统组成。而总线分为数据总线、地址总线、控制总线，其结构有单总线结构、双总线结构及多总线结构。存储器（Memory）是用来存放数据和程序的部件；运算器是对信息进行运算处理的部件；控制器是整个计算机的控制核心。它的主要功能是读取指令、翻译指令代码、并向计算机各部分发出控制信号，以便执行指令；输入设备能将数据和程序变换成计算机内部所能识别和接受的信息方式，并顺序地把它们送入存储器中；输出设备将计算机处理的结果以人们能接受的或其它机器能接受的形式送出。7. 答：总线（Bus）就是计算机中用于传送信息的公用通道，是为多个部件服务的一组信息传送连接线。按照总线的连接方式，计算机组成结构可以分为单总线结构、双总线结构和多总线结构等（详细内容见第7章）。8. 答：计算机硬件（Hardware）是指构成计算机的所有实体部件的集合，通常这些部件由电路（电子元件）、机械等物理部件组成。计算机软件（Software）是指能使计算机工作的程序和程序运行时所需要的数据，以及与这些程序和数据有关的文字说明和图表资料，其中文字说明和图表资料又称为文档。固件（Firmware）是一种介于传统的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。微程序是计算机硬件和软件相结合的重要形式。软件和硬件的逻辑等价含义：（1）任何一个由软件所完成的操作也可以直接由硬件来实现（2）任何一条由硬件所执行的指令也能用软件来完成在物理意义上软件和硬件是不等价的。9. 答：计算机软件可以分为系统软件和应用软件两大类。系统软件是指管理、监控和维护计算机资源（包括硬件和软件）的软件。系统软件为计算机使用提供最基本的功能，但是并不针对某一特定应用领域。而应用软件则恰好相反，不同的应用软件根据用户和所服务的领域提供不同的功能。目前常见的系统软件有操作系统、各种语言处理程序、数据库管理系统以及各种服务性程序等。举例：系统软件，如Windows，Linux等；应用软件，如学生的学籍管理系统等。10. 答：程序设计语言一般分为机器语言、汇编语言和高级语言三类。机器语言是最底层的计算机语言。用机器语言编写的程序，计算机硬件可以直接识别。每一条机器指令都是二进制形式的指令代码。汇编语言是为了便于理解与记忆，将机器语言用助记符号代替而形成的一种语言。高级语言是从50年代中期开始逐步发展起来的面向问题的程序设计语言，与具体的计算机硬件无关，其表达方式接近于被描述的问题，易为人们接受和掌握。机器语言程序是直接针对计算机硬件的，执行效率比较高，能充分发挥计算机的速度性能。但是，用机器语言编写程序的难度比较大，容易出错，而且程序的直观性比较差，也不容易移植。汇编语言采用了助记符，比机器语言直观，容易理解和记忆，用汇编语言编写的程序也比机器语言程序易读、易检查、易修改。但需要汇编程序的支持。高级语言的显著特点是独立于具体的计算机硬件，通用性和可移植性好，易于编程，但运行效率低。11. 答：计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能创造程序设计，且得到下级的支持。12. 答：兼容（Compatible）是一个广泛的概念，包括软件兼容、硬件兼容、系统兼容等。软件兼容存在以下两种情况：（1）软件的向上兼容性这是指某档机原开发的软件可以不加修改便能在它的高档机上正确运行使用。（2）软件的向下兼容性这是指某档机的软件可以不加修改便能在它的低档机上正确运行使用。在这种情况下，软件向上兼容是不成问题的。在同一系列机内，不论高档机与低档机，所有机型上都能运行使用的软件，则是既能向上兼容又能向下兼容。硬件兼容是软件兼容的基础，系统兼容包括硬件兼容和软件问题。13. 答：算术逻辑运算部件（ALU：Arithmetic Logic Unit），是运算器的核心组成，功能是完成算数和逻辑运算。“中央处理单元”（CPU：Central Processing Unit）包括运算器和控制器，是计算机的信息处理的中心部件。存储器、运算器和控制器在信息处理操作中起主要作用，是计算机硬件的主体部分，通常被称为“主机”。字长决定了计算机的运算精度、指令字长度、存储单元长度等，可以是8/16/32/64/128位（bit）等。14. 答：是的，计算机硬件实体的5个基本组成部分缺一不可。15. 答：见本章1.3.2节。16. 答：多媒体技术是指能够同时获取、处理 、编辑、存储和展示两个以上不同信息类型媒体的技术。计算机信息的形式可以是文字、声音、图形和图象等。 17. 答：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。 18.答：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。第0级为硬件组成的实体。第1级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。第2级是传统机器级。这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。第3级操作系统级。从操作系统的基本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。第4级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。第5级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译工作。 第6级是应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。 19. 答：计算机系统的主要技术指标有：机器字长、数据通路宽度、主存储器容量和运算速度等。机器字长是指参与运算的数的基本位数，它是由加法器、寄存器的位数决定的。数据通路宽度是指数据总线一次所能并行传送信息的位数。主存储器容量是指主存储器所能存储的全部信息。运算速度与机器的主频、执行什么样的操作、主存储器本身的速度等许多因素有关。第2章 习题参考答案1. （1）C（2）B（3）B（4）B（5）B（6）C（7）CD（8）D（9）B（10）B2. （1）（2001）10 （2001）8（2）（4095）10 （7776）8（3）（0.115）10 （0.115）16（4）（0.625）10 2111*0.111111 上溢(4)= 21100*1.0110016. 解：017. 解：X=0.1001，Y=-0.0100，X补=0.1001，-X补=1.0111，X/2补=0.01001，Y/4补=1.111100，-Y/2补=0.001008. 解：（1）693.12=(011010010011.00010010)8421=(100111000110.01000101)余3（2）37.567=(00110111.010101100111)8421=(01101101.100010011010)余39. 解：（1）不一定 （2）成立10. 解：（1）-128（2）-128（3）-133（4）4311. 解：（1）165（2）126（3）88（4）133212. 解：（1）0.1110（2）-0.0011（3）0.100013. 解：128B216416B486936B14. 答：若海明码的最高位号为m，最低位号为1，即mm-121，则海明码的编码规则是：（1）校验位与数据位之和为m，每个校验位Pi在海明码中被分在位号2i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。（2）海明码的每一位位码Hi（包括数据位和校验位）由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。15. 解：010 16. 答：（1）最大正数011 111 111111 111 111 111 111 111 111 11X = 1+（1-223）2127（2）最小正数000 000 000000 000 000 000 000 000 000 00X=1.02-128（3）最大负数111 111 11111 111 111 111 111 111 111 11X= -1+（1-223）2127（4）最小负数00 000 000000 000 000 000 000 000 000 00 X=-1.02-12817. 答： （1）定点原码整数表示：0 111 111 111 111 111 111 111 111 111 1111 最大正数： 数值 = （231 1）100 111 111 111 111 111 111 111 111 111 1111 最大负数： 数值 = -（231 1）10 （2）定点原码小数表示： 最大正数 = （1 2-31 ）10 最大负数 = -（1 2-31 ）1018. 解： x 原= 1.01111； x 补= 1.10001； -x 补= 0.01111 y 原= 0.11001； y 补= 0.11001； -y 补= 1.0011119. 证明：当1x0时，即x为正小数时，1 x补= x0因为正数的补码等于正数本身，所以 1x 0.x1x2xn 0，x0 = 0当1x- 1时，即x为负小数，根据补码定义有： 2 x 补= 2 + x 1 （mod2）即2x0.x1x2xn1，x0= 1若1x0 ，x0 = 0，则 x 补 = 2 x0 + x = x若- 1x0，x0 = 1，则 x 补 = 2 x0 + x = 2 + x所以有x补= 2x0 + x ，当，得证。20. 解： x 补= 0.1011， y 补= 1.1011 x补= 0.01011，x 补= 1.11011 x补= 0.001011， x 补= 1.111011-x补= 1.0101，-x补=0.010121. 证明： 当 x0 时，x 0 = 0，x补= 0. x 1 x 2x n = ni=1 x i 2-i = x 当 x0 时，x 0= 1，x补= 1. x 1 x 2x n =2+ x 所以 x = 1. x 1 x 2x n-2 = -1 + 0. x1 x2xn = -1 + ni=1 x i 2-i 综合上述两种情况，可得出：X = -X0 +ni=1 xi2-i （补码与真值的关系）。第3章 习题参考答案1. （1）B（2）D（3）B（4）C（5）D（6）C（7）A（8）B2. 解：（1）0.00111（2）0.11001（3）-0.101003. 解：X+Y变补=（312022）8X-Y变补 =（110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）X/Y原=1，11000；余=0.10101*2-5（2）X/Y原=1，11010；余=0.11010*2-5（3）X/Y原=1，10000；余=0.01011*2-5（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器； (4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及 总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。规则及示例请见书中“浮点加减法运算”一节。9. 解：原码加减交替法的规则是： 当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。X原 = 1.1001 Y原 = 1.1011|X| = 0.1001 |Y| = 0.1011 -|Y|补 = 1.0101运算过程如图所示所以，Qs = 1 1 = 0X/Y原 = Q原 = 0.1101R原 = 2-4R4 = 0.00000001X/Y = 0.1101R = 0.00000001原码加减交替除法运算过程被 除 数（余 数 R）商 Q操作说明0 0. 1 0 0 1+） 1 1. 0 1 0 1R0 = X|+-|Y|补1 1. 1 1 1 01 1. 1 1 0 0+） 0 0. 1 0 1 10得R1 0，商上1余数与商左移一位+-|Y|补0 0. 0 0 1 10 0. 0 1 1 0+） 1 1. 0 1 0 10. 1 1得R2 0，商上1余数与商左移一位+-|Y|补1 1. 1 0 1 11 1. 0 1 1 0+） 0 0. 1 0 1 10. 1 1 0得R3 0，商上1商左移一位，余数不动10. 答：（1）定点表示法，例如定点小数，带符号n+1位数时：小于2-n时：下溢，当0；大于1-2-n时：上溢。（2）浮点表示法，规格化后，从阶码上分析溢出：阶码很小时：下溢，当0；阶码超出最大值时：上溢。11. 答：请参考本章先行进位的有关描述。 12. 解：（1）浮点乘法规则： N1 N2 =（2）阶码求和： j1 + j2 = 0（3）尾数相乘：被乘数S1 =0.1001，令乘数S2 = 0.1011，尾数绝对值相乘得积的绝对值，积的符号位 = 00 = 0。按无符号阵乘法器运算得：N1 N2 = 200.01100011（4）尾数规格化、舍入（尾数四位） 13. 解：（1）组成最低四位的74181进位输出为： C4 = Cn+4 = G + P Cn = G + P C0 ,C0为向第0位进位。 其中，G = y3 + y2x3 + y1x2x3 + y0x1x2x3 P = x0x1x2x3 所以，C5 = y4 + x4C4 C6 = y5 + x5C5 = y5 + x5y4 + x5y4C4（2）设标准门延迟时间为T，“与或非门”延迟时间为1.5 T，则进位信号C0由最低位传至C6需经一个反向器、两极“与或非门”，故产生C6的最长延迟时间为： T + 21.5T = 4T（3）最长求和时间应从施加操作数到ALU算起：第一片74181有3级“与或非门”（产生控制参数x0 ,y0 和Cn+4），第二、三片74181共2级反向器和2级“与或非门”（进位链），第四片7181求和逻辑（1级“与或非门”和1级半加器，设其延迟时间为3T），故总的加法时间为： t0 = 31.5T + 2T + 21.5T + 1.5T + 3T = 14T 14. 解：因，求X+Y要经过对阶、尾数求和及规格化等步骤。（1）对阶： J=ExEy=（-10）2（+10）2=（-100）2 所以Ex 0,根据式（1）x（0. y1y2yn）补= x补y补= x补（0. y1y2 yn）即xy补= x补（0. y1y2yn） + -x补 （3） 被乘数x与乘数y的符号任意，以补码表示。只要将式（1）与式（2）综合起来便得到补码乘法的统一算式，如下：xy补= x补（0. y1y2 yn）- x补y0 = x补0. y1y2yn y0 =x补-y0 + y12-1+y22-2+yn2-n=x补y17. 解：（1）设S1为x的尾数，S2为y的尾数，则S1 = （-0.875）10 = （-0.111）2 S1补 = 1.001 S2 = （0.625）10 = （+0.101）2 S2补 = 0.101（2）求z = x y的二进制浮点规格化结果。（A）对阶：设x的阶码为jx,y的阶码为jy, jx = （+01）2，jy = （+10）2, jx jy = （01）2 （10）2 = （-01）2，小阶的尾数S1右移一位， S1 = （-0.0111）2，jx阶码加，则jx = （10）2 = jy，经舍入后， S1 = （-0,100）2，对阶完毕。 （B）尾数相减S1补= 11.100 + -S2补= 11.011 S1-S2补= 10.111 尾数求和绝对值大于1尾数右移一位，最低有效位舍掉，阶码加（右规），则S1-S2补 = 11.011（规格化数），jx = jy = 11 （C）规格化结果011.1011第4章 习题参考答案1. （1）B（2）C（3）B（4）C（5）D（6）C（7）A（8）D（9）D（10）D2. 答：略3. 答：请参考本章主存储器有关描述。4. 答：请参考本章主存储器有关描述。5. 答：主存储器的基本组成：（1）贮存信息的存储体。一般是一个全体基本存储单元按照一定规则排列起来的存储阵列。存储体是存储器的核心。（2）信息的寻址机构，即读出和写入信息的地址选择机构。这包括：地址寄存器（MAR）和地址译码器。地址译码器完成地址译码，地址寄存器具有地址缓冲功能。 （3）存储器数据寄存器MDR。在数据传送中可以起数据缓冲作用。（4）写入信息所需的能源，即写入线路、写驱动器等。（5）读出所需的能源和读出放大器，即读出线路、读驱动器和读出放大器。（6）存储器控制部件。包括主存时序线路、时钟脉冲线路、读逻辑控制线路，写或重写逻辑控制线路以及动态存储器的定时刷新线路等，这些线路总称为存储器控制部件。6. 答：在MOS半导体存储器中，根据存储信息机构的原理不同，又分为静态MOS存储器（SRAM）和动态MOS存储器（DRAM），前者利用双稳态触发器来保存信息，只要不断电，信息不会丢失，后者利用MOS电容存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。7. 答：对动态存储器要每隔一定时间（通常是2ms）给全部基本存储元的存储电容补充一次电荷，称为RAM的刷新，2ms是刷新间隔时间。由于存放信息的电荷会有泄漏，动态存储器的电荷不能象静态存储器电路那样，由电源经负载管源源不断地补充，时间一长，就会丢失信息，所以必须刷新。常用的刷新方式有两种：集中式刷新、分布式刷新。8. 答：（1）静态存储器：易失性存储器（2）动态存储器：易失性存储器（3）MOS电路存储器：易失性存储器（4）只读存储器：非易失性存储器（5）随机存取存储器：不确定9. 答：高速缓冲存储器、多体交叉存储器。10. 答：（1）方案一：顺序方式(a) 主存地址被分成高n位和低m位，高位（n）表示模块号，低位（m位）表示块内地址；(b) 在一个模块内，程序是从低位地址连续存放；(c) 对连续单元存取，一般仅对一个模块操作(d) 特点：多模块并行工作；易扩充容量；故障局部性。（2）方案二：交叉方式(a) 主存地址被分成高n位和低m位，低位（m位）表示模块号，高位（n）表示块内地址；(b) 各模块间采用多模块交叉编址；(c) 对连续单元存取，则多个模块并行工作(d) 特点：多模块并行工作，速度快；不易扩展；故障全局性。11. 答：请参考本章高速缓冲存储器有关描述。12. 答：A：；B：；C：；D：；E：；13. 答：（3）（5）（10）（11） 14. 答：请参考本章存储器的分级结构和虚拟存储器等有关描述。15. 解：（1）主存容量4096128B=219 故主存地址共有19位（2）页内地址7位组地址4位主存字块标记19748（3）引入Cache结构的目的是为了解决主存和CPU之间速度匹配问题。而采用虚拟存储结构目的是解决主存容量不足的问题16. 解：64片；19位；8位17. 解：最小的和=18（1）地址线：16根，数据线：2根（2）地址线：17根，数据线：1根18. 解：（1）16K；（2）128片；（3）4位19. 解：需要32个芯片。请参考本章存储器与中央处理器的连接有关例题。20. 解：页面容量为：4KB=212B程序地址空间：2GB=231B故虚页号字段位数=31-12=19页表长度=219虚拟地址格式：逻辑页号（19位：12-30）页内行地址（12位：0-11）21. 解：（1）Cache容量64KB，每块8KB，所以块内地址为13位（第0位到第12位）；块地址为16133位（第13位到第15位）；（注：块地址也可以称为CACHE行地址）页面标记为20164位（第16位到第19位）（2）35303H0011 0101 0011 0000 0011所以区号0011块号 010块内地址1 0011 0000 0011（3）Cache有8块主存的第k块映射到Cache的第k mod 8个块22. 答： 存储器和寄存器不是一回事。存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU的一部分，访问寄存器的速度很快。23. 答：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器和辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲和主存间称为Cache主存存储层次（Cache存储系统）；主存和辅存间称为主存辅存存储层次（虚拟存储系统）。24. 答：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。25. 解：（1）需10241的芯片128片。（2）该存储器所需的地址线总位数是14位，其中2位用于选板，2位用于选片，10位用作片内地址。26. 解： 顺序存储器和交叉存储器连续读出m=8个字的信息总量都是： q = 64位 8 =512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t2 = mT = 8 200ns =1600ns =16 10 -7 （S） t1 = T + （m1）t =200ns + 750ns = 550ns = 5.5 10-7 （S） 顺序存储器带宽 W2 = q/t2 = 512 / （1610-7） = 32 107（位/S）交叉存储器带宽 W1 = q/t1 = 512/ （5.510-7） = 73 107（位/S）27. 解：主存地址分布及芯片连接图如图4-37所示。根据给定条件，选用EPROM 8K16位 芯片1片，SRAM 8K16位芯片4片，4K16位芯片1片，3:8译码器1片，与非门及反向器。 DB A0 A1 A12 R/W CPUMREQ A13 A14 A15 A0 EPROM A1 8K16 A12 CS Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 3：8 译码器A0 SRAM A1 8K16 A12 CS R/WA0 SRAM A1 8K16A12 CS R/WA0 SRAM A1 8K16A12 CS R/WA0 SRAM A1 8K16A12 CS R/WA0 SRAM A1 4K16A11 CS R/W图4-37 主存地址分布及芯片连接图A12-A0进行片内译码A15-A13进行片外译码（8组）28. 证明：假设（1）存储器模块字长等于数据总线宽度； （2）模块存取一个字的存储周期等于T； （3）总线传送周期为； （4）交叉存储器的交叉模块数为m。交叉存储器为了实现流水线方式存储，即每通过时间延迟后启动下一模块，应满足 T = m, （1）交叉存储器要求其模块数m,以保证启动某模块后经过m时间后再次启动该模块时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为：t1 = T + （m 1） = m + m = （2m 1） （2）故存储器带宽为：W1 = 1/t1 = 1/（2m-1） （3）而顺序方式存储器连续读取m个字所需时间为：t2 = mT = m2 （4）存储器带宽为：W2 = 1/t2 = 1/m2 （5）比较（3）和（5）式可知，交叉存储器带宽W1 大于顺序存储器带宽W2。第5章 习题参考答案1. 答：略2. 解：（1）（4）（5）3. （1）B（2）D（3）B（4）C（5）C（6）B（7）C（8）D（9）B（10）A4. 答：请参考本章指令系统的要求有关描述。5. 答：一台计算机选择怎样的指令格式，涉及多方面因素。一般要求指令的字长要短一些，以得到时间和空间上的优势。但指令也必须有足够的长度以利于增加信息量。再者，指令字长一般应是机器字符长度的整数倍以便存储系统的管理。另外，指令格式的设计还与如何选定指令中操作数地址的位数有关。6. 解：设1地址指令有X条（24-N）*26-X）*26=M得：X=（24-N）*26-M*2-67. 解：由于设定全部指令采用8位固定的OP字段，故这台计算机最多的指令条数为28=256条。因此最多还可以设计出（256-m-n）条单操作数指令。8. 答：不能。9. 解：可以，具体方案：4条三地址指令8条二地址指令192一地址指令（192=24*23）10. 答：寄存器寻址；寄存器间址；立即数寻址；变址寻址、基址寻址、相对寻址。11. 答：请参考本章指令系统的分类有关描述。12. 答：指令是灵活多变的，主要体现在以下几个方面：指令格式多样；寻址方式丰富；指令类型多种；操作码位数可随地址码个数变化而变化（扩展操作码方式）；指令长度可变等。13. 答：基址寻址方式和变址寻址方式，在形式上是类似的。但用户可使用变址寻址方式编写程序，而基址寻址方式中对于基址寄存器，用户程序无权操作和修改，由系统软件管理控制程序使用特权指令来管理的。再者基址寻址方式主要用以解决程序在存储器中的定位和扩大寻址空间等问题。14. 答：请参考本章指令寻址方式有关描述。15. 答：（1）堆栈的概念 是若干个存储单元(或寄存器)的有序集合，它顺序地存放一组元素。 数据的存取都只能在栈顶单元内进行，即数据的进栈与出栈都只能经过栈顶单元这个“出入口”。 堆栈中的数据采用“先进后出”或“后进先出”的存取工作方式。（2）堆栈结构在计算机中的作用 具有堆栈结构的机器使用零地址指令，这不仅合指令长度短，指令结构简单，机器硬件简化。 实现程序调用，子程序嵌套调用和递归调用。 对于“中断”技术，堆栈更是不可缺少的，保存“断点”和“现场”。（3）堆栈的操作设数据进栈方向为从高地址向低地址发展，当向堆栈压入数据时，SP的内容先自动递减而指向一个新的空栈顶单元，再把数据写入此栈顶单元；当数据弹出堆栈时，立即读出SP所指向的栈顶单元内容，再把SP内容自动递增而指向新的栈顶位置。即 PUSH X； (SP)-1SP (X)(SP) POP X； (SP)X (SP)+1SP16. 答：（1）数据传送指令，源操作数是寄存器寻址，终点操作数也是寄存器寻址；（2）数据传送指令，源操作数是寄存器间址，终点操作数是寄存器寻址；（3）加法指令，源操作数是变址寻址，终点操作数是寄存器间址；（4）加法指令，源操作数是自增型寻址，终点操作数是自减型寻址；17. 答：（1）双字长二地址指令，用于访问存储器；（2）操作码字段OP为六位，可以指定64种操作；（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基址寄存器和位移量决定）。18. 答：指令长度与机器字长没有固定关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。19. 答：4条三地址指令000 XXX YYY ZZZ 000 XXX YYY ZZZ8条二地址指令100 000 XXX YYY 100 111 XXX YYY180条单地址指令101 000 000 XXX 101 110 011 XXX20. 答：主存容量越大，所需的地址码位数就越大。对于相同容量来说，最小寻址单位越小，地址码的位数就越长。21. 答：操作码6位，寻址方式2位，地址码8位。22. 答：（1）返回指令通常为零地址指令。返回地址保存在堆栈中，执行返回指令时自动从堆栈中弹出。而且前返回地址是保存在子程序的第一个单元中，故此时指令不能再是零地址指令了，而应当是地址指令。（2）在这种情况下，可利用寄存器或主存单元进行主、子程序间的参数传递。（3）可以用于子程序的嵌套（多重转子）。因为每个返回地址都放在调用的子程序的第一个单元中。（4）不可以用于子程序的递归，因为当某个子程序自己调用自己时，子程序第一个单元的内容将被破坏。（5）如果改用堆栈方法，可以实现子程序的递规，因堆栈具有后进先出的功能。23. 答: （1）地址码域=14位，214=16384 操作码域=7位 指令字长度=14+7+3=24位 （2）此时指定的通用寄存器用作基址寄存器（12位），但12位长度不足以覆盖16K地址空间，为此可将通用寄存器内容（12位）左移2位低位补0形成14位基地址，然后与形式地址相加得一地址，该地址可访问主存16K地址空间中的任一单元。（3）可采用间接寻址方式来解决这一问题，因为不允许改变硬件结构。 24. 答：（1）直接寻址，操作数在有效地址E=D的存储单元中。（2）相对寻址。（3）变址寻址，操作数在E=（RX）+ D的存储单元中。（4）寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址。（5）间接寻址，用偏移量做地址访问主存得到操作数的地址指示器，再按地址指示器访问主存的操作数，因此间接寻址需两次访问主存。（6）基值寻址，操作数在E=（Rb）+ D 的存储单元中。25. 答：（1）采用16位字长的指令，优点是节省硬件（包括CPU中的通用寄存器组、ALU、主存储器与MDR），缺点是指令字长较短，操作码字段不会很长，所以指令条数受到限制。另一方面，为了在有限的字段内确定操作数地址，可能要采用较复杂的寻址方式，从而使指令执行的速度降低，当采用24位字长的指令结构时，其优缺点正好相反。具体讲，按所给条件，16位字长的指令格式方案如图5-31所示：图5-31 16位字长指令格式OPX1R1R215 10 9 8 7 4 3 0其中OP字段可指定64条指令。X1为寻址模式，与R1通用寄存器组一起，形成一个操作数。具体定义如下：X1=00，寄存器直接寻址， E=R1iX1=01，寄存器间接寻址， E=（R1i）X1=10，基地址方式0， E=（Rb0）+（R1i）X1=11，基地址方式1， E=（Rb1）+（R1i）其中Rb0，Rb1分别为两个20位的基地址寄存器。24位字长指令格式方案如图5-32所示： OPX1R1R26 3 4 3 4 4X2图5-32 24位字长指令格式其中OP占6位，64位条指令。X1、X2分别为两组寻址模式，分别与R1和R2通用寄存器组组成双操作数字段。由于X1、X2各占3位，可指定8种寻址方式，其指令格式结构类似于PDP-11机双操作数指令格式。比较两种方案，从性能价格比衡量，16位字长指令的方案较优。（2）如果选用24位的指令字长，基地址寄存