MOS 器件.ppt

数字集成电路VLSIDigitalCircuitsFall2011Lecture03 MOS器件原理 刘威 wliu 回顾 芯片设计考虑因数 芯片功能成本固定成本 设计可变成本 工艺 组装 测试可靠性噪声容限抗扰度性能速度 延迟 功耗上市时间 回顾 设计层次 MOS结构示意图 Polysilicon Aluminum 集成电路中 我们关心MOS管的两个参数 1 阈值电压影响功耗 速度影响抗噪声能力影响IV曲线决定静态特性2 MOS管的寄生电容决定功耗 速度决定动态特性 如何精确计算 如何精确设计 NMOS截面示意图 NMOS开关模型 Gate Source ofcarriers Drain ofcarriers VGS VGS VT VGS VT PMOS开关模型 Gate Source ofcarriers Drain ofcarriers VGS VGS VDD VT VGS VDD VT ThresholdVoltageConcept阈值电压概念 S D psubstrate B G n 引起强反型时的栅源电压VGS称为阈值电压VT ThresholdVoltage 阈值电压 参见 半导体器件物理 FGC fF substrate fF gate k Boltzmann sconstant 1 38x10 23J 0Kesi dielectricconstantofSi 11 7xe0 F cm eox dielectricconstantofSiO2 3 97xe0 F cm 0 25um 功函数差 SurfacePotentialatInversion反型时表面势 定义 表面反型 表面电子密度等于体内空穴密度 p型衬底 此时表面势能2fF Cross section EnergyBandDiagram ThresholdVoltage 阈值电压 阈值电压 功函数差 栅vs沟道 表面反型势能 补偿耗尽层电荷 补偿界面电荷 S D psubstrate B G n 例题 0 13微米工艺中 pwell使用的载流子浓度为估算室温条件下发生强反型所需要的能带弯曲度 相对于平带情况 解 例题 计算QB0 在0 13微米工艺中 pwell的掺杂浓度为NA 求耗尽区中包含的总电荷 解 由公式 例题 计算一个NMOS的零偏置 VSB 0 的阈值电压VT0 其中well掺杂浓度为NA 珊氧化物厚度为tOX 22埃 二氧化硅表面带正电离子浓度是功函数差 0 9V解 费米势 氧化硅介电常数 单位面积氧化层电容 零偏阈值电压 例题 上题中的阈值电压太低 抗干扰性能不强 目前的集成电路要求阈值电压为0 4V 现代集成电路工艺采用离子注入方式改变NMOS的阈值电压 问 注入离子浓度应为多少解 离子注入改变了沟道的掺杂浓度NA 假设所有注入的P型离子浓度为N 并且完全电离 则其改变的阈值电压为 计算得到 注明 注入杂质也改变和平带电压2 F 但是改变值非常小 可以忽略 BodyEffect 体效应 衬源偏置效应 i e VSB 0 影响VT VT变高 NMOS 变低 PMOS NAND NAND与非门 衬偏电压VSB改变了耗尽层载流子浓度 从而改变绝缘层压降 衬偏阈值电压 参考 半导体器件物理 VT VT0 2 F VSB 2 F whereVT0在源衬电压VSB 0时的阈值电压 其主要由生产工艺确定Differenceinwork functionbetweengateandsubstratematerial oxidethickness Fermivoltage chargeofimpuritiestrappedatthesurface dosageofimplantedions etc VSB是源 衬电压 F Tln NA ni 是费米势 T kT q 26mVat300Kisthethermalvoltage NAistheacceptorionconcentration ni 1 5x1010cm 3at300Kistheintrinsiccarrierconcentrationinpuresilicon 2q siNA Cox是体效应系数 impactofchangesinVSB si 1 053x10 10F misthepermittivityofsilicon Cox ox toxisthegateoxidecapacitancewith ox 3 5x10 11F m TheBodyEffect体效应 VSB V VT V VSB衬底偏置电压 对于NMOS一般为正 PMOS为负 衬底偏置电压VT从0 45V增加到0 85V 注意 是GS之间电压不是GB之间电压 例子 例 一个PMOS晶体管的阈值电压为 0 4V 而体效应系数为 0 4 计算VSB 2 5V 2 F 0 6V时的阈值电压 VT VT0 2 F VSB 2 F VT 0 79V 实际工作中的应用 以上的学习我们了解了阈值电压的原理和计算 1 在实际的工作中 我们通过调节离子注入量来对零偏阈值电压进行设计 从而得到VT02 在实际的电路中 通过计入体效应 来计算由于体效应导致的噪声容限的改变 亚阈值电压 必须要注意的是 即使在阈值电压以下 依然会有IDS存在 模拟1 详细了解阈值电压2 详细了解衬偏调制效应3 详细了解亚阈值电压 TransistorinLinearMode线性工作区 S D B G n AssumingVGS VT VGS VDS ThecurrentisalinearfunctionofbothVGSandVDS 线性模式的I V关系 对于长沟道MOS L 0 25micron WhenVDS VGS VTID k nW L VGS VT VDS VDS2 2 参见 半导体器件物理 wherek n nCox n ox tox跨导 n迁移率 m2 Vsec kn k nW L增益系数对于小VDS ID随VDS线性变化 因此称为线性工作区 如何直观理解各参数 电流 J nev neuE电荷密度大的地方 电场弱 电荷密度小的地方 电场强 S D B G n VGS VDS TransistorinSaturationMode饱和模式 S D B G VGS VDS VGS VT 如果VGS VT VDS Thecurrentremainsconstant saturates 饱和模式下的I V关系 对于长沟道器件WhenVDS VGS VTID k n 2W L VGS VT 2 饱和工作区 漏电流近似常数 但是 导电沟道长度受到VDS调制 导致电流增加ID ID 1 VDS 沟道长度调制系数 电流决定因素 对于确定的VDS和VGS VT IDS与以下参数有关源漏沟道长度 L沟道宽度 W阈值电压 VTSiO2厚度 tox SiO2 介电常数 ox载流子迁移率forn n 500cm2 V secforp p 180cm2 V sec ID k n 2W L VGS VT 2 长沟道I V曲线 NMOS ID A VDS V X10 4 VGS 1 0V VGS 1 5V VGS 2 0V VGS 2 5V NMOS 0 25um Ld 10um W L 1 5 VDD 2 5V VT 0 4V ShortChannelEffects短沟道效应 V m n m s sat 105 Constantvelocity Constantmobility slope 对于NMOS器件 withLof 25 m VDS 2V即可导致速度饱和 c 短沟道效应主要来源于 载流子速度饱和 强场下载流子速度到达极限 5 J nev neuE VEvJI VEvJI VelocitySaturationEffects 速度饱和效应 Longchanneldevices Shortchanneldevices VDSAT VGS VT VDSAT VGS VT器件进入速度饱和 此时VDS还没有达到VGS VT 对于短沟道器件和足够大的VGS VT IDSAT随VGS线性增加 VDS IDS ShortChannelI VPlot NMOS ID A VDS V X10 4 VGS 1 0V VGS 1 5V VGS 2 0V VGS 2 5V NMOStransistor 0 25um Ld 0 25um W L 1 5 VDD 2 5V VT 0 4V EarlyVelocitySaturation 长沟道与短沟道比较 NMOS0 25um Ld 10um NMOS0 25um Ld 0 25um MOSID VGSCharacteristics饱和电流特性 VGS V ID A long channelquadratic short channellinear IDonVGS关系 长沟道为平方关系 短沟道为线性关系 速度饱和效应导致VDS在更小的值即得到电流饱和 因而降低了器件的工作电流 forVDS 2 5V W L 1 5 X10 4 PMOS 短沟道效应 ID A VDS V X10 4 VGS 1 0V VGS 1 5V VGS 2 0V VGS 2 5V PMOS 0 25um Ld 0 25um W L 1 5 VDD 2 5V VT 0 4V Allpolaritiesofallvoltagesandcurrentsarereversed 集成电路的性能模拟 使用Spice软件 MOS器件的SPICE模型 对于MOS管可以用不同精度的公式对其性能进行表征 随着工艺和理论的发展 模型的精度也不断提高 不同的模型使用不同的计算公式 也需要不同的参数 在SPICE中可以指定使用的模型 modelNMOS1nmoslevel 1vto 0 5kp 300uphi 0 8gamma 0 4lamba 0常用的模型有level 1 2 3 4 7等目前的深亚微米集成电路主要使用7模型设计参数在网表中指定工艺参数在模型语句中指定 器件模拟步骤 1 获取芯片加工厂最新的生产工艺参数台积电 中芯国际编辑器件参数M DGSBmnameL W AD PD AS PS 利用SPICE进行模拟 SPICESimulationParametersProcess 台积电0 25umCMOS工艺SPICE参数库 文件名 scmos25 mod MODELCMOSNNMOS LEVEL 7 VERSION 3 3TNOM 27TOX 5 8E 9 XJ 1E 7NCH 2 3549E17VTH0 0 3728287 K1 0 4864243K2 1 409657E 4K3 1E 3 K3B 2 825499W0 1E 7NLX 1 888392E 7 DVT0W 0DVT1W 0DVT2W 0 DVT0 0 4506053DVT1 0 550849DVT2 0 5 U0 288 0462132UA 1 405775E 9UB 2 623003E 18 UC 3 629325E 11VSAT 1 338206E5A0 1 7824214 AGS 0 3184507B0 3 027093E 8B1 1E 7 KETA 7 187156E 3A1 0A2 0 5020225 RDSW 200PRWG 0 3401424PRWB 0 0544682 WR 1WINT 0LINT 3 714594E 12 XL 0XW 4E 8DWG 1 815918E 8 DWB 1 091895E 9VOFF 0 0921074NFACTOR 1 5957345 CIT 0CDSC 2 4E 4CDSCD 0 CDSCB 0ETA0 5 73523E 3ETAB 1 682537E 4 DSUB 0 038118PCLM 1 7102415PDIBLC1 0 9099192 PDIBLC2 3 201179E 3PDIBLCB 0 0309473DROUT 1 PSCBE1 7 911377E10PSCBE2 5 009298E 10PVAG 9 207919E 3 DELTA 0 01RSH 4MOBMOD 1 PRT 0UTE 1 5KT1 0 11 KT1L 0KT2 0 022UA1 4 31E 9 UB1 7 61E 18UC1 5 6E 11AT 3 3E4 WL 0WLN 1WW 0 WWN 1WWL 0LL 0 LLN 1LW 0LWN 1 LWL 0CAPMOD 2XPART 0 5 CGDO 4 12E 10CGSO 4 12E 10CGBO 7E 10 CJ 1 79611E 3PB 0 99MJ 0 4682401 CJSW 4 500633E 10PBSW 0 9370045MJSW 0 3038281 CJSWG 3 29E 10PBSWG 0 9370045MJSWG 0 3038281 CF 0PVTH0 7 974754E 3PRDSW 10 PK2 5 306978E 3WKETA 8 666091E 3LKETA 9 033715E 3 MODELCMOSPPMOS LEVEL 49 VERSION 3 1TNOM 27TOX 5 8E 9 XJ 1E 7NCH 4 1589E17VTH0 0 5414189 K1 0 6333125K2 1 11193E 3K3 0 0949758 K3B 10 0438776W0 1E 6NLX 3 540373E 9 DVT0W 0DVT1W 0DVT2W 0 DVT0 1 6693896DVT1 0 735565DVT2 0 2439268 U0 100UA 9 248319E 10UB 1E 21 UC 1E 10VSAT 1 577465E5A0 0 9984451 AGS 0 1179402B0 1 80539E 7B1 8 788144E 7 KETA 0 0116764A1 0 0252278A2 0 3 RDSW 1 09093E3PRWG 0 150348PRWB 0 1482303 WR 1WINT 0LINT 2 8873E 8 XL 0XW 4E 8DWG 3 637876E 8 DWB 7 44149E 10VOFF 0 1180736NFACTOR 1 0742561 CIT 0CDSC 2 4E 4CDSCD 0 CDSCB 0ETA0 0 9070262ETAB 0 1833152 DSUB 1 5PCLM 1 3317254PDIBLC1 8 162344E 3 PDIBLC2 5 999554E 7PDIBLCB 4 026019E 4DROUT 0 1118588 PSCBE1 8E10PSCBE2 2 513346E 6PVAG 5 04939E 3 DELTA 0 01RSH 3MOBMOD 1 PRT 0UTE 1 5KT1 0 11 KT1L 0KT2 0 022UA1 4 31E 9 UB1 7 61E 18UC1 5 6E 11AT 3 3E4 WL 0WLN 1WW 0 WWN 1WWL 0LL 0 LLN 1LW 0LWN 1 LWL 0CAPMOD 2XPART 0 5 CGDO 4 52E 10CGSO 4 52E 10CGBO 7E 10 CJ 1 86424E 3PB 0 985552MJ 0 4701753 CJSW 3 840487E 10PBSW 0 8MJSW 0 3085832 CJSWG 2 5E 10PBSWG 0 8MJSWG 0 3085832 CF 0PVTH0 4 281542E 3PRDSW 0 4907077 PK2 2 539815E 3WKETA 0 0275407LKETA 7 009864E 3 例 SPICE 台积电0 18umCMOS的IV特性 通过VDS从0到1 8V的大范围变化 绘制PMOS和NMOS的IV曲线图 曲线间隔是VGS 1 2VDD 3 4VDD 和VDD 假设W 0 4um L 0 2um 0 1um 当 VGS VDS VDD时 PMOS和NMOS之间的饱和电压比值为多少 解答 SPICEInputFile paramSupply 1 8 lib cmos18 lib optscale 0 1umpdrainpgatepvddvddPMOSl 2w 4ad 20pd 4as 20ps 4mndrainngatengndgndNMOSl 2w 4ad 20pd 4as 20ps 4vddvdd0 Supply vgspvddgatepdcvgsngaten0dcvdspvdddrainpdcvdsndrainn0dc dcvdsp0 Supply Supply 20 vgsp0 Supply Supply 4 dcvdsn0 Supply Supply 20 vgsn0 Supply Supply 4 plotdcI1 mp plotdcI1 mn end SPICE模拟的应用 利用SPICE可以对集成电路的温度效应 抗干扰能力 功耗 速度 等各种性能进行模拟分析 模拟 模拟阈值电压模拟亚阈值电压模拟衬源偏置效应 体效应 模拟线性区特性了解饱和区特性了解短沟道效应 MOS电容 为什么要了解器件电容器件延迟及功耗特性的决定因素 回顾 延迟定义 t Vout Vin inputwaveform outputwaveform t signalslopes Vin Vout CMOSInverter VDD Rn Vout 0 Vin VDD CL tpHL f Rn CL 瞬态 或者动态特性决定了器件的最大工作速度 电容的来源 Cw wiring interconnect capacitance intrinsicMOStransistorcapacitances Vout2 Vin extrinsicMOStransistor fanout capacitances Vout CL MOS自身电容 结构电容 沟道电容反偏PN结电容 MOS结构电容 xd Sourcen Drainn W Ldrawn xd PolyGate n tox L Topview lateraldiffusion CGSO CGDO CoxxdW CoWCGC CoxLW CgWCin CGC CGSO CGDO CgW 2CoW Overlapcapacitance linear 结构电容 输入电容 值的计算 Cox是栅极电介质上单位面积的电容Cg是栅极电介质上单位长度的电容 CGSO CGDO CoxxdW CoWCGC CoxLW CgWCin CGC CGSO CGDO CgW 2CoW Cg的值 5微米工艺Cg Cox L L ox tox 5um 4 8 85 10 14 1100 1 6fF um0 35微米工艺Cg Cox L L ox tox 0 35um 4 8 85 10 14 75 1 6fF um0 13微米工艺Cg Cox L L ox tox 0 13um 4 8 85 10 14 22 1 6fF um 例题 计算一个PMOS器件的栅极电容 其中 tox 22埃 W 400nm L 100nm 假设截止区中的VGS 0 不考虑交叠电容 解 总电容是Cg W 1 6fF um 0 4um 0 64fF MOS扩散结电容 输出电容 S D psubstrate B G n CSB CSdiff CDB CDdiff 扩散结电容来源于源 衬和漏 衬的pn结反偏 源区结电容 sidewalls channel W xj channel stopimplant NA sourcebottomplate ND LS substrate NA Cdiff Cbp Csw CjAREA CjswPERIMETER CjLSW Cjsw 2LS W junctiondepth 0 25 器件电容值 例 NMOSL 0 24 m W 0 36 m LD LS 0 625 m xd 0 05um CGC CoxWL CGSO CGDO CoxxdW CoW soCgate cap CoxWL 2CoW Cbp CjLSW Csw Cjsw 2LS W soCdiffusion cap 0 25 NMOS电容计算 CGC CoxWL 0 52fF CGSO CGDO CoxxdW CoW 0 11fF soCgate cap CoxWL 2CoW 0 74fF Cbp CjLSW 0 45fF Csw Cjsw 2