场板和场限环及其复合使用技术设计及优化.doc

场板和场限环终端技术的原理及优化设计摘要：本文分别介绍了场板和场限环以及它们复合使用的结终端保护技术的基础理论知识，针对它们各自具有的敏感参数，通过优化和实验仿真实现最优耐高压设计。关键词：结终端技术 场板 场限环 高压 功率器件 1 引言现代功率器件是在一硅片上并联上万个相同的单元组成，各单元间表面电压大致相同，但最外端（终端）单元与衬底间的电压却相差很大。应采取一些措施用以减小表面电场，提高击穿电压。这种技术便称为结终端技术JTT(Junction Termination Technique) 【1】.现代硅功率器件一般都采用浅平面结结构，典型的结深值为4-7um。在这么浅的结深下，器件如果没有加任何终端保护措施，击穿电压将要比理想情况下即平行平面结的耐压值低50%【2】。因此结终端保护成为高压器件设计的一项关键性技术。结终端保护技术要解决的问题主要是： 采用平面工艺制造的PN结，杂质原子在光刻掩模窗口的边角区经扩散后形成了柱面结和球面结, 由于这两个结存在的曲率, 导致电场集中,雪崩击穿将首先在这些区域发生，从而使PN结的击穿电压降低。这种效应对浅结深PN结的影响特别显著（如图1）。P+ N(a)P+N(b)图1 浅扩散平面结（a）和深扩散平面结（b）电场分布 实际平面PN结（非平行平面结）一般都采用SiO2作保护层，由于SiO2层内存在可移动电荷和陷阱，SiO2与Si的界面存在固定的正电荷，以及SiO2表面还可能粘附其它各种电荷，这些电荷的存在将造成表面电场的集中和不稳定，其值较体内平行平面结的电场大2至3倍，从而严重影响了器件的耐压特性（如图2）。P+N+ + + + + + + + + 图2 氧化层有正电荷时的耗尽区因此，结终端保护技术主要是通过增大扩散结的曲率半径和降低界面（或表面）电荷的影响来提高器件的耐压水平。 场板（Field Plates）、场限环(Field Limiting Rings)及其结合使用技术是目前在实际应用中经常采用又十分有效的结终端保护措施。其中“场板”对于解决表面电荷引起的低击穿是令人满意的，而“场限环”对于平面结曲率效应造成的低击穿有更明显的改进效果。不同的结终端保护措施具有不同的耐压敏感参数，场板和场限环的耐压敏感参数如表1所示。结终端技术耐压敏感参数归一化击穿电压应用场板（FP）场板的长度、场板下氧化层的厚度60-90%分为金属性场板和电阻性场板，常与等位环结合使用场限环（FLR）环宽度、环间距、界面电荷、结深80%场限环一般浮置，常与场板结合使用 表1 场板和场限环的敏感参数2工作原理21 场板的工作原理场板是结终端技术中常用的方法之一，它是通过改变表面电势分布使曲面结的曲率半径增大，抑制表面电场的集中，从而提高器件的击穿电压。场板可分为金属性场板MFP(Metal Field Plate)和电阻性场板RFP(Resisitive Field Plate)，电阻性场板主要有多晶硅电阻场板和半绝缘多晶硅（SIPOS）电阻场板；场板又可分为偏置场板和浮空场板。偏置场板（FP）的基本结构如图3所示。它是由结接触的金属化延伸超过P+N结所构成的，此时场板的偏置电压和p+极的电压相同。当场板下的氧化层取适当厚度时，加在场板上的电压恰好使场板下的表面耗尽，从而达到增大曲率半径提高击穿电压的效果。太薄的氧化层厚度或(和) 较高的反向电压可使N 型硅表面强反型引起P 型沟道的出现,如果提前与邻近的P 区相连,就可能引起低击穿;而太厚的氧化层厚度则使N 区不足以耗尽,结曲率半径增加很有限从而难达到提高击穿电压的效果. 图3 带有场板的P+N结场板的另一形式是浮空场板（Floating FP）.如图5所示。它的作用机制【3】：本来，p+n结在表面的冶金结处有最大电场。加场板后，由于n区比p+区的电位高，有一部分电力线从n区到场板，又有一部分电力线从场板到p区。因为场板是浮空的，这两部分电力线的通量相等。它们相当于在半导体耗尽层的n区表面引入负电荷，p+区表面引入正电荷，这两种电荷产生的电场与原来的相反，因此峰值电场降低。 图4 浮空场板以上分析说明场板对于提高器件终端耐压水平是很有效的。但场板存在的一个固有的缺点是在其边缘存在峰值电场，影响器件的耐压。文献【3】认为场板边缘的峰值电场是因为场板的静电感应，场板边缘下的表面电荷产生的横向电场互相加强，造成一个横向场的峰值。当场板下氧化层厚度足够厚时，可以降低峰值电场的影响，所以氧化层厚度存在忧值。所以带有场板结构的平面结存在两个峰值电场，一个在弯曲结处即如图3中的A点，另一个在场板下的B点。根据ONeil与Alonas的模拟计算结果【4】。具有氧化层厚度tox场板的边缘击穿电压相当于一个结深为（S/OX）*tox=3tox的突变结的击穿电压。可见，场板边缘的击穿电压在tox小时变得很低。此外，场板边缘的峰值电场还跟场板的长度有关。如果场板很短，因为平面结的边缘在无场板时就有很强的电场，而场板上所有电荷都是使结边缘的电场减少的，因此，场板愈长，即场板上的电荷愈多，电场峰值则愈小。但场板太长浪费芯片的面积，增加成本。所以场板的长度也存在忧值。22 场限环的工作原理在平面型高压器件设计中，常采用场限环来降低结结曲率效应引起表面电场的集中，提高击穿电压。各场限环与主结及其它电极没有电接触，因此又称浮空场限环（Floating Field Limiting Ring,缩写FFLR）.它的主要优点是：结构简单，在扩散形成主结的同时，在其周围做同样掺杂的环，不必添加另外的工艺。 场限环的基本结构如图5所示。当加在主结上的电压逐渐增大，主结的耗尽区也逐渐往外扩展，电压增大到主结的雪崩电压之前，两个结（主结以及场限环）的耗尽区就已经汇合，起到增大结曲率半径的作用，提高击穿电压。场限环在某种程度上起到分压器的作用，并有助于明显地减小主结耗尽区的曲率。【5】P+ Ws P+ NWfWm 图5 带有一个场限环的P+N结主结跟环以及环跟环之间的距离、环的宽度对主结的分压能力有明显的影响：主结和环之间以及环跟环之间距离如果太近，则主结的曲率半径增加有限，分压效果就不太明显；距离如果太远，造成主结雪崩击穿之前环与主结的耗尽区还没汇合，则场限环没起到分压的作用，所以它们之间存在一个起作用最大的距离。同样环的宽度太小，分压作用就不明显；如果宽度太大，则浪费芯片面积。23 场板和场限环的复合使用场板结构的击穿电压受氧化层厚度及其致密度影响很大，采用国内流行工艺制作场板结构的高压器件，实测值比计算值低很多，并且一致性与重复性差。而场限环结构对表面电荷效应非常敏感，特别是浅平面结的场限环结构，往往因为表面电荷影响导致器件击穿电压下降，甚至使器件实效。【6】在实际应用中，常采用场限环和场板结合使用的结终端保护技术。场限环对与主结的分压作用具有明显的效果，而场板对于抑制表面电荷效应的影响也非常显著。图6所示为带有3个场限环和4个场板（3flr4fp）的结终端结构图。图6 3flr4fp结终端结构3结终端技术设计及优化3 1 场板的设计及优化由2.1节分析可知，当选取适当的氧化层厚度和场板长度时，使得pn结和场板边缘两处同时击穿，这时的击穿电压则为耐压最大值，即场板的最优设计。文献【7】给出了氧化层厚度的判定标准. 当d = tox/ wplane 0. 3 时(wplane为理想平面结击穿时耗尽层宽度, wplane = 2.67 1010Nd- 7/8 ) ,场板边缘部分击穿和耗尽区内的平行平面(中心) 部分击穿机会是等同的,即此时场板才能减缓平面结电场集中,而又不在自己边缘击穿.同时如前面所述，太厚的氧化层厚度也将降低平面结的击穿电压。文献【8】指出了场板长度必须大于等于横向结深与耗尽层宽度之和,即 L0.8Xj+Wmn (1)其中,L为场板的长度; Xj为结深,且横向扩散为纵向扩散的0.8倍;Wmn为击穿时的耗尽区宽度。 Wmn= (2soBV/qNd)1/2 (2)为了既满足耐压要求又节省器件面积，我们可以取式（1）的临界值。即：L0.8Xj+(2soBV/qNd)1/2 (3) 击穿电压随场板长度的增加而增加很快。如图7【8】。 图7 击穿电压与场板长度间关系32 场限环的设计及优化环宽度（Wi）和环间距(Di)的优化是场限环结构设计的关键。根据文献【3】给出的场限环间距公式：di = ri 2 + 5.19(NB/1016)-7/8 ri 1/2 - ri (4)设主结及各环的曲率半径均等于同一个结深Xj，则用Xj代替上式中的ri即得所需的环间距。但上式的结论是在一些假设以及近似的前提下得到的，具有一定的安全性，并不是最优的环距离。根据文献【9】, 按最外环宽度为2 2.5X j (X j 为主结与环结的扩散深度) , 环宽度由外向内递增、环间距由外向内递减的原则, 选择环宽度和环间距。并根据W 1+ D 1W 2+ D 2W n+ D n取环间距值。文献【3】也给出了场限环个数的公式：Vi,i+1 =3.87(NB/1016) ri2ln(1+5.19/ ri (NB/1016)-7/8)+ (5)20(NB/1016)1/8 ri ln(1+5.19/ ri (NB/1016)-7/8)-1将上式除主结电压再减去1，即得最小场限环个数。33 场板和场限环复合使用模拟仿真本文根据上述理论设计了一3个场限环结合4个场板（3flr4fp）的结终端技术，利用工艺仿真软件athena【10】以及器件仿真软件atlas【11】，对结深为4um的P+N结（P+NN+结构）进行了仿真，其中场板采用金属铝场板。 图8 3flr4fp的剖面图具体参数如下：resistivity of the n+ substrate 0.016 ohm-cmn+ substrate thickness 450 umdoping concentration in the n- epitaxial layer 2.0e14 cm-3epitaxial layer thickness 48 umP+ implant dose 2.0e15 cm-2P+ depth 4.0 umGate oxide thickness 1000 AField oxide thickness 1.2 umDielectric-oxide thickness 1.0 umMetal field plate length 20.0umField limiting ring W1=14um D1=25um W2=12um D2=27um W3=10um D3=29um在主结没有采取任何终端措施时，耐压只有275V左右；当加上场板和场限环后，耐压提高到了600V左右。见图9和图10。 图9 主结及其击穿电压 图10 带有场板和场限环的主结及其击穿电压4. 总结通过以上的理论分析和仿真结果，可见场板和场限环及其复合使用技术确实有效的提高了器件的击穿电压。通过理论计算及实验仿真可实现最优耐压值，且它们在工艺上很容易实现以及兼容性好。因此它们在高压器件中具有十分重要的作用。参考文献1王阳元, T.I.卡明斯, 赵宝瑛等。多晶硅薄膜及其在集成电路中的应用。科学出版社。20012 唐本奇，粱苏军，罗晋生。高压平面结终端结构参数的优化方法分析。电力电子技术。1996.53陈星弼。功率MOSFET与高压集成电路。东南大学出版社。1990.54V.P.ONeil and P.G.Alonas,IEEE Trans.Electron Devices.ED-26,1098(1979)5叶润涛，李世诚，王正儒。场效应和双极性功率晶体管原理。科学出版社。19986万积庆，陈迪平。场限环与场板复合结构浅平面结高压器件设计。微细加工技术。No.2 19967Adrian rusu and constantin bulucea IEEE transactions on electron devlcesJ , 1979 ,26(3) :201 - 204.8张颖,陈炳全,石广元。VDMOSFET 终端场板的设计考虑。辽宁大学学报。Vol .28 No. 4 20019Brieger K P, Gerlach W , Pelka J. Block ing Capability of Planar Devices with Field Limiting Rings. S S Electron,1983; 26 (8) : 73910ATHENA Users Manu