数电课程设计数字电子钟报告.doc

武汉纺织大学机电工程学院测控技术与仪器专业数字电子技术课程设计报告数字电子技术课程设计报告题目：数字钟的设计与制作时间：09-10学年 第二学期 18-19周院校：武汉纺织大学班级：测控081组员：夏亦冰 李艳飞田传雪 吴哲伦数字电子技术课程设计报告一 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二实现功能1要求内容1） 时以24为周期2） 分和秒以60为周期3） 能显示时、分、秒4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间2. 发挥内容1）星期的显示2）计时过程具有报时功能三元器件1洞洞板2块20.47uF电容1个3100nF电容1个4共阴八段数码管7个5网络线10米6CD4511集成块7块7CD4060集成块1块874HC390集成块4块974HC51集成块1块1074HC00集成块4块1174HC30集成块1块1210M电阻5个1374HC00集成块4块14L7805三端稳压管1个1530pF瓷片电容2个169V电池1块17单刀双掷开关2个18单刀单置开关1个1974HC10集成块1块各个芯片引脚图1 CD74HC390 2L7805稳压管3 CD40604 CD4511574HC10674HC30774HC51874HC00四、原理框图 1数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。（a）数字钟组成框图2 晶体振荡与分频电路（b）晶体振荡器晶体振荡器电路给数字钟提供一个频率稳定准确的32.768KHz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（b）所示，无源晶震、电容和电阻构成晶体振荡器电路，CD4060实现分频。值得注意的是无源晶振是没有极性的，与电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确 晶体XTAL的频率选为32.768KHZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数.从有关手册中,可查得C1,C2均为30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施.由于CMOS电路的输入阻抗极高,因此反馈电阻R可选为10M.较高的反馈电阻有利于提高振荡频率的稳定性. 2HZ 1HZ（c）二分频通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等.本实验中采用CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便.CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ。再通过二进制计数器，将2Hz信号转化为1HZ，作为秒输入信号。3 时间计数电路一般采用10进制计数器如74HC390等来实现时间计数单元的计数功能。由其内部逻辑框图可知，其为双2-5-10异步计数器，下降沿触发，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为进制计数器，无需进制转换，只需将QA与PB（下降沿有效）相连即可。CPA与Z秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPB相连。秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图.所示，其中可作为向上的进位信号与分个位的计数单元的CPA相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行进制转换。利用片实现进制计数功能的电路如图（d）所示。六进制电路由74HC390、7400、数码管与4511组成，电路如图一。十进制电路由74HC390、7400、数码管与4511组成，电路如图二。六十进制电路由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图三。双六十进制电路由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。二十四进制星期由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可。4译码驱动及显示单元电路选择作为显示译码电路；选择数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。5校时电路由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分。数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图。 带有消抖电路的校正电路6整点报时电路在59分51秒、53秒、55秒、57秒、59秒的时候，蜂鸣器报时五、总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路。七、芯片连接总图接线图八、总结1 实验过程中遇到的问题及解决方法a、测试过程中有1七段显示器不能正常工作 首先通过万用表检测各接线是否正确，是否出现了短路或者虚焊的情况，最后证明接线并美誉什么问题，最后我们通过并联另一显示器的方法检测出此显示器已损坏，然后就换了一个好的显示器。 b、各段电路的测试方法 我们首先在面包板上把电源的发生和频率的发生电路全部连接好，并检测其正常工作，然后每接好一部分电路就用其检测，没问题后再进行下一步的工作。 c、最后把电路全部接好后让数字钟走了一天后，数字钟出现数字显示不稳定和不能正常工作的情况 因为在数字钟正常工作的时候我们并没有去碰它，所以并不可能出现部分线断掉或者短路的情况，最后我们把主要检测重点就放在了对电池电压的检测和对各集成块的检测上面，最后检测出三端稳压管的输出电压只有3V,低于正常输出的5V电压，然后我们再对电池的输入电压进行检测，输入电压为8V，满足三端稳压管的输入条件，至此可以判断是三端稳压管出现的问题（可能由于工作时间过长而烧掉）。换上一新三端稳压管后，电路又恢复正常工作。2 设计体会通过这次对数字钟的设计与制作，让我们了解了设计电路的程序，也让我们了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习让我们各个芯片能够完成什么样的功能，使用芯片时应该注意哪些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。通过这次学习，让我们对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。3 对设计的建议希望在我们动手制作之前，老师能够多给点集成块让我们选择，同一功能但是可以用不同的片子去实现其功能。另外在提供片子的时候应该准备好有多余的片子，因为我们谁也不能保证每一个片子都能够正常工作。4 未解决的问题a用74HC390D的片子作为十进制时为什么也需要置零？因为74HC390D本身就是十进制的片子，但当我们