数字钟毕业论文--数字电子钟电路的设计.doc

毕业设计说明书毕业设计说明书 论文 论文 课题名称 数字电子钟电路的设计 第2页 毕业设计 论文 任务书毕业设计 论文 任务书 1 毕业设计 论文 题目 数字电子钟电路的设计 2 毕业设计 论文 使用的原始资料数据及设计技术要 求 1 基本概念清楚 基本原理正确 2 电路图设计符合国家有关规范和标准 3 按时参加指导教师辅导 按进度要求完成课程设 计任务 4 设计说明书不少于 5000 字 2 毕业设计 论文 工作内容及完成时间 1 数字电子时钟电路的背景和意义 2 数字电子钟电路的系统设计 3 数字钟原理图所需原件的作用 第3页 日期 自 2012 年 12 月 30 日至 2013 年 4 月 6 日 指导老师评语 第4页 摘要 现代生活的人们越来越重视起了时间观念 可以说 是时间和金钱划上了等号 对于那些对时间把握非常严格 和准确的人或事来说 时间的不准确会带来非常大的麻烦 所以以数码管为显示器的时钟比指针式的时钟表现出了很 大的优势 数码管显示的时间简单明了而且读数快 时间 准确显示到秒 而机械式的依赖于晶体震荡器 可能会导 致误差 数字钟是采用数字电路实现对 时 分 秒 数字显示的计时装置 数字钟的精度 稳定度远远 超过老式机械钟 在这次设计中 我们采用 LED 数码管显 示时 分 秒 以 24 小时计时方式 根据数码管动态显 示原理来进行显示 用 32768MHz 的晶振产生振荡脉冲 定时器计数 在此次设计中 电路具有显示时间的其本功 能 还可以实现对时间的调整 数字钟是其小巧 价格低 廉 走时精度高 使用方便 功能多 便于集成化而受广 大消费的喜爱 因此得到了广泛的使用 关键字关键字 数字钟 晶振 计数 第5页 前前言言 集成电路是信息产业和高新技术的核心 是推动国民 经济和社会信息化的关键技术 集成电路的产业规模和技 术水平已成为国家综合国力的一个重要标志 集成电路有体 积小 功耗小 功能多等优点 因此在许多电子设备中被 广泛使用 电子钟是人们日常生活中常用的计时工具 而数字式 电子钟又有其体积小 重量轻 走时准确 结构简单 耗 电量少等优点而在生活中被广泛应用 因此本次设计就用 数字集成电路和一些简单的逻辑门电路来设计一个数字式 电子钟 使其完成时间及星期的显示功能 本次设计以数字电子为主 分别对 1S 时钟信号源 秒 计时显示 分计时显示 小时计时显示 星期计时显示 整点报时及校时电路进行设计 然后将它们组合 来完成 时 分 秒及一星期七天的显示并且有整点报时和走时校 准的功能 并通过本次设计加深对数字电子技术的理解以及更熟 练使用计数器 触发器和各种逻辑门电路的能力 电路主 第6页 要使用集成计数器 例如 74LS160 CD4518 译码集成电 路 例如 74ls48 LED 数码管 分频器电路 例如 CD4060 及各种门电路和基本的触发器等 很适合在日常 生活中使用 第7页 目录 1 1 设设计计任任务务 9 9 2 2 设设计计方方案案的的选选择择与与论论证证 1 11 1 3 3 系系统统原原理理 1 13 3 4 4 单单元元电电路路的的设设计计 1 15 5 4 1 振荡电路 15 4 2 计数电路 17 4 2 1 60 进制计数器 19 4 2 2 24 计数器电路 20 4 3 校时电路 21 4 4 译码与显示电路 23 4 5 报时电路 24 5 5 整整体体电电路路 2 25 5 5 1 电路总图 26 5 2 元器件列表 27 6 6 总总结结 2 28 8 参参考考文文献献 2 29 9 第8页 1 设计任务 设计一种多功能数字钟 该数字钟具有准确计时 以 数字形式显示时 分 秒的时间和校时功能 在电路中 基本功能部分由主体电路实现 它们都要用到振荡电路提 供的 1Hz 脉冲信号 在计时出现误差时电路还可以进行校 时和校分 为了使电路简单所设计的电路不具备校秒的功 能 并且要用数码管显示时 分 秒 各位均为两位显示 扩展部分要有相应的响应电路 任务 1 巩固和提高学过的基础理论和专业知识 2 提高运用所学专业知识进行独立思考和综合分析 解 决实际问题的能力 3 培养掌握正确的思维方法和利用软件和硬件解决实际 问题的基本技能 4 增强对实际电路的认识 掌握分析处理方法 进行试 计算等基本技能的训练 使之具有一定程度的实际工作能 力 第9页 5 掌握科研 资料查询的基本方法以及获取新知识的能 力 6 促使我们学习和获取新知识 掌握自我学习的能力 7 通过参与实际工作 使我们了解社会和工作 具备一 定的实际工作能力 8 通过设计数字电子钟 了解电子钟的工作原理和内部 构造 基本要求 1 时间计数器电路采用 24 进制 从 00 开始到 23 后再 回到 00 2 各用 2 位数码管显示时 分 秒 3 为了保证计时的稳定及准确 由晶体振荡器提供时间 基准信号 第10页 2 设计方案的选择与论证 1 方案设计 一个基本的数字钟电路主要由译码显示器 时 分 秒 计数器和定时器组成 干电路系统由秒信 号发生器 时 分 秒 计数器 译码器及显示器 电路组成 方案一 首先构成一个 CB555 定时器产生震荡周期为 一秒的标准秒脉冲 由 74LS161 采用清零法分别组成六十 进制的秒计数器 六十进制分计数器 二十四进制时计数 器和七进制的周计数器 使用 CB555 定时器的输出作为秒 记数器的 CP 脉冲 把秒记数器地进位输出作为分记数器地 CP 脉冲 分记数器的进位输出作为时记数器的 CP 脉冲 方案二 首先构成一个由 32768Hz 的石英晶体振荡器 和由 CD4060 构成的分频器构成的产生震荡周期为一秒的 标准秒脉冲 由 74LS160 采用清零法分别组成六十进制的 秒计数器 六十进制分计数器 二十四进制时计数器和七 进制的周计数器 使用由 32768Hz 的石英晶体振荡器和由 第11页 CD4060 构成的分频器构成的产生震荡周期为一秒的标准秒 脉冲 把秒计数器地进位输出作为分计数器的 CP 脉冲 分计数器的进位输出作为时计数器的 CP 脉冲 使用 74LS48 为驱动器 Dpy Green CC 数码管作为显示器 方案三 用专用集成电路设计的秒表另一部分是由外接电子表用石英晶体 电阻及电 容构成振荡频率为 32768Hz 的振荡器 震荡器输出经 14 级分频后 在输出端 Q14 上得到 1 2 秒脉冲并送入由 1 2 CD4518 构成的二分 频器 分频后在输出端 Q1 上得到秒基准脉冲 4 2 计数电路 计数器是一种计算输入脉冲的时序逻辑网络 被计数的输入信 号就是时序网络的时钟脉冲 它不仅可以计数而且还可以用来完成 其他特定的逻辑功能 如测量 定时控制 数字运算等等 在数字钟电路中 时间计数电路由秒个位和秒十位计数器 分 个位和分十位计数器及时个位和时十位计数器电路构成 其中秒个 第17页 位和秒十位计数器 分个位和分十位计数器为 60 进制计数器 而 根据设计要求 时个位和时十位计数器为 24 进制计数器 有了时 间标准 秒 信号后 就可以根据 60 秒为 1 分 60 分为 1 小 时 24 小时为 1 天 的计数周期 分别组成 将这些计数器适当 连接 就可以实现 秒 分 时 的计时功能 数字钟的计 数电路的设计可以用反馈清零法 当计数器正常计数时 反馈门不 起作用 只有当进位脉冲到来时 反馈信号将计数电路清零 实现 相应模的循环计数 秒分计数器为 60 进制计数器 小时计数器为 24 进制计数器 实现这两种模数的计数器采用集成计数器 74LS160 为十进制计数器 当 时进 行十进制计数 当 时 完成预置数码功能 用于 秒钟 分钟 时钟 的个位计数时 不需作任何改进 但用于 秒钟 分 钟 的十位计数时 必须逢 即 0110 进 且清零 用于 时钟 计数时 必须逢 即 0010 0100 清零 下面将分别介绍 60 进制计数器和 24 进制小时计数器 4 2 1 60 进制计数器 首先将两片 74LS160 设置成十进制加法计数器 因为 MR 为同 第18页 步置数控制端 PE 为异步置零控制端 CET 和 CEP 为计数控制端 P0 P3 为并行数据输入端 Q0 Q3 为输出端 CO 为进位输出端将 CET 和 CEP 接高电平 将第一片 74ls160 计数器的进位输出 TC 接到第 二片 74LS160 计数器的技术控制端 CET 和 CEP 这样两片计数器最大 可实现一百进制的计数器 现要设计一个六十进制的计数器可利用 异步置零的方法实现 由于 74LS160 属于异步置数 故当计数器输 出 2Q3Q2Q1Q0 1Q3Q2Q1Q0 0110 0000 时 通过与非门电路形成 一置数脉冲 使计数器归零 电路图如下所示 M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U1 DM 74LS160AM M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U2 DM 74LS160AM GND 1 2 3 U3A DM 74LS00M VDD cp 图图 3 3 60 进制计数器电路 第19页 4 2 2 24 计数器电路 1 电路如图 4 所 示 M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U1 DM 74LS160AM M R 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U2 DM 74LS160AM GND 1 2 3 U3A DM 74LS00M VDD cp 图 4 24 计数器电路 二 电路的工作原理 同理 要设计一个二十四进制的计数器可利用异步置零的方法 实现 由于 74LS160 属于异步置数 当计数器输出 2Q3Q2Q1Q0 1Q3Q2Q1Q0 0010 0100 时 通过与非门电路形成一 置数脉冲 使计数器归零 4 3 校时电路 一 电路如图 5 所示 第20页 S SW DPDT 1 2 3 U A M74HC08B1R 5 6 4 U B DM74LS00M b5 a14 a15 VCC 图 5 校时电路 二 电路的工作原理 当重新接通电源或走时出现误差时都需要对时间进行校正 通 常 校正时间的方法是 首先截断正常的计数通路 然后再进行人 工出触发计数或将频率较高的方波信号加到需要校正的计数单元的 输入端 校正好后 再转入正常计时状态即可 本校时电路的作用是 当数字钟接通电源或者出现误差时 校 正时间 校时是数字钟应具有的基本功能 一般电子表都具有时 分 秒等校时功能 为了使电路简单 在此设计中只进行分和小时 的校时 数字种启动后 每当数字钟显示与实际时间不符进 需要根 据标准时间进行校时 校 秒 时 采用等待校时 校 分 时 的原理比较简单 采用加速校时 对校时电路的要求是 1 在小时校正时不影响分和秒的正常计数 2 在分校正时不影响秒和小时的正常计数 如图 5 所示 当开关打不按时其一端接的是高电平 因此当通 过一个与门和非门之后其输出的是低电平 因此当信号来临时其处 第21页 于正常计数状态 当开关向下按是其接的是低电平 当产生的 1HZ 的电路输出低电平的时候通过与门和非门之后其输入的是高电平 因此对电路校时或校分时 对开关的状态进行消除抖动处理 4 4 译码与显示电路 一 电路如图 6 所示 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 GND VCCVCC MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U2 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U1 GND VCC 图 6 译码与显示电路 二 电路的工作原理 译码是编码的相反过程 译码器是将输入的二进制代码翻译成 相应的输出信号以表示编码时所赋予原意的电路 常用的集成译码 器有二进制译码器 二 十制译码器和 BCD 7 段译码器 显示模 块用来显示计时模块输出的结果 计数器 译码器 驱动器 显示器 计数脉冲 图 7 计数译码显示电路方框图 三 对电路中的主要元件及功能介绍 第22页 1 译码器 74LS48 译码器是一个较少输入 较多输出的组合逻辑电路 它的工作 是把给定的代码进行 翻译 变成相应的状态 使输出通道中相 应的一路有信号输出 译码器在数字系统中有广泛的用途 不仅用 于代码的转换 终端的数字显示 还用于数字分配 存储器寻址和 组合控制信号等 译码器可以分为通用译码器和显示译码器两大类 在电路中用的译码器是共阴极译码器 74LS48 用 74LS48 把输入的 8421BCD 码 ABCD 译成七段输出 a g 再由七段数码管显示相应的数 74LS48 的管脚图如图 15 在管脚图中 管脚 LT RBI BI RBO 都 是低电平是起作用 作用分别为 LT 为灯测检查 用 LT 可检查七段显示器个字段是否能正常被 点燃 BI 是灭灯输入 可以使显示灯熄灭 RBI 是灭零输入 可以按照需要将显示的零予以熄灭 BI RBO 是共用输出端 RBO 称为灭零输出端 可以配合灭零输出端 RBI 在多位十进制数表示时 把多余零位熄灭掉 以提高视图的清晰度 也可用共阴译码器 74LS248 CD4511 4 5 报时电路 电路应在整点前整点报时 即当时间在 59 分 50 秒到 59 分 59 秒期间时 报时电路报时控制信号 从而产生报时控制信号 选蜂鸣器为电声器件 蜂鸣器是一种压电电声器件 当其两端 加上一个直流电压时酒会发出鸣叫声 两个输入端是极性的 当 59 分 59 秒来临时 经过一秒钟的报时达到整点 第23页 图 8 报时电路 Diode 1K Q1 2N3906 LS1 Speaker VCC GND b5 第24页 5 整体电路 一个基本的数字钟电路系统主要有秒信号发生器 时 分 秒 计数器 译码器及显示器 电路组成 秒信号产生器是整个系统 的时基信号 它直接决定计时系统的精度 一般用石英晶体振荡器 加分频器来实现组成一个输出 1 秒的标准秒脉冲 将标准秒信号送入 秒计数器 译码显示电路将 时 分 秒 计数器的输出状态送 到七段显示译码器译码 通过七位 LED 七段显示器显示出来 电源原理图为 1 2 3 4 2200u F 220u F Vin 1 G N D 2 Vout 3 7805 5 V 6 V 图 9 电源电路 本电源的纹波电压很小 为 0 001V 有时甚至为 0V 满足需要 能向总体电路提供电源 总体功能实现图 220V 第25页 能显示时 分 秒的时间 小时的计数为 24 翻 1 分和秒 的计时为 60 进位 能够校时 分 整点报时 第26页 5 1 电路总图 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U11 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U12 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 U9 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 Q9 13 Q5 5 Q4 7 Q6 4 Q10 15 Q12 1 Q7 6 GND 8 Q13 2 Q8 14 Q14 3 CLK0 10 CLK0 9 RST 12 CLK1 11 VDD 16 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 BI RBO 4 RBI 5 LT 3 A0 7 A1 1 A2 2 A3 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 VCC 16 GND 8 U6 K 1 f 2 g 3 e 4 d 5 K 6 c 8 DP 7 b 9 a 10 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 MR 1 PE 9 CET 10 CEP 7 CLK 2 TC 15 P0 3 Q0 14 P1 4 Q1 13 P2 5 Q2 12 P3 6 Q3 11 VDD 16 GND 8 8 9 10 U14C DM74LS00M 5 6 4 U14B DM74LS00M 1 2 3 U14A DM74LS00M a1 a2 a3 a4 a5 a6 a7 a8 a9 a10 a11 a12 a13 a14 a15 a16 a17 a18 a19 a20 a21 a22 a23 a24 a1 a2 a3 a4 a5 a6 a7 a8 a9 a10 a11 a12 a13 a14 a15 a16 a17 a18 a19 a20 a21 a22 a23 a24 b1 b2 b3 b1 b2 b3 a6 a7 VDD GNDGND 12 U13A DM74LS04M a14 a15 34 U13B DM74LS04M a19 a22 GNDGND GND VCCVCCVCCVCCVCCVCC GND VCC VCCVCC VCC VCC VCC GND S2 SW DPDT S1 SW DPDT 4 5 6 U17B M74HC08B1R 1 2 3 U17A M74HC08B1R 1 2 3 U18A DM74LS00M 11 12 13 U14D DM74LS00M b4 b4 a6 a7 b5 b5 a14 a15 VCC VCC12 Y1 XTAL 1M GND CLK 1 EN 2 RESET 7 Q0 3 Q1 4 Q2 5 Q3 6 U15A cd4518 GND VCC Diode 1K Q1 2N3906 LS1 Speaker VCC GND b5 VCC 100pF C2 Cap