第3章 CMOS反相器的分析与设计.ppt

第3章CMOS反相器的分析与设计 第3章CMOS反相器的分析与设计 3 1CMOS反相器的结构和基本特性3 2CMOS反相器的直流特性3 3CMOS反相器的瞬态特性3 4CMOS反相器的设计 北京大学微电子学系贾嵩2010 2 3 1CMOS反相器的结构和基本特性 NMOS管的衬底接地 PMOS管的衬底接VDD 输入端 栅极输出端 极如何判断分析器中NMOS和PMOS器件的源漏区 是否有衬偏效应 北京大学微电子学系贾嵩2010 3 4 CMOSInverter 特点 Vin作为PMOS和NMOS的共栅极 Vout作为共漏极 VDD作为PMOS的源极和体端 GND作为NMOS的源极和体端 反相器的逻辑符号 北京大学微电子学系贾嵩2010 3 1CMOS反相器的结构和基本特性 若输入为 1 Vin VDD VGSN VDD VGSP 0VNMOS导通 PMOS截止输出 0 Vout 0V 北京大学微电子学系贾嵩2010 5 3 1CMOS反相器的结构和基本特性 若输入为 0 Vin 0V VGSN 0V VGSP VDDNMOS截止 PMOS导通输出 1 Vout VDD 北京大学微电子学系贾嵩2010 6 3 1CMOS反相器的结构和基本特性 无比电路数字电路中作为开关使用 导通电阻 截止电阻 NMOS 下拉开关 PMOS 上拉开关 北京大学微电子学系贾嵩2010 7 3 2CMOS反相器的直流特性 3 2 1直流电压传输特性3 2 2直流转移特性3 2 3直流噪声容限 北京大学微电子学系贾嵩2010 8 3 2 1CMOS反相器的直流电压传输特性 输出电平与输入电平之间的关系 直流电压传输特性 VTC NMOS与PMOS可以同时导通 并始终有如下关系 北京大学微电子学系贾嵩2010 9 3 2 1CMOS反相器的直流电压传输特性 Vin VTN的垂直线 NMOS截止 导通Vin VDD VTP的垂直线 PMOS导通 截止Vin VTN Vout的斜线 NMOS饱和区 线性区Vin VTP Vout的斜线 PMOS线性区 饱和区 北京大学微电子学系贾嵩2010 10 3 2 1CMOS反相器的直流电压传输特性 1 0 Vin VTN NMOS截止 PMOS线性Vin在一定范围变化 0 VTN Vout始终保持VDD 北京大学微电子学系贾嵩2010 11 3 2 1CMOS反相器的直流电压传输特性 2 VTN Vin Vout VTP NMOS饱和 PMOS线性Vout随Vin的增加而非线性地下降 Kr KN KP为比例因子 北京大学微电子学系贾嵩2010 12 3 2 1CMOS反相器的直流电压传输特性 3 Vout VTP Vin Vout VTN NMOS饱和 PMOS饱和 北京大学微电子学系贾嵩2010 13 3 2 1CMOS反相器的直流电压传输特性 3 Vout VTP Vin Vout VTN NMOS饱和 PMOS饱和Vit 逻辑阈值电平 转换电平 VTC垂直下降如果VTN VTP KN KP 则Vit VDD 2 Vout Vin趋向于无穷大 北京大学微电子学系贾嵩2010 14 3 2 1CMOS反相器的直流电压传输特性 4 Vout VTN Vin VDD VTP NMOS线性 PMOS饱和Vout随Vin的增加而非线性地下降 北京大学微电子学系贾嵩2010 15 3 2 1CMOS反相器的直流电压传输特性 5 VDD Vin VDD VTP NMOS线性 PMOS截止Vin在一定范围变化 VDD VTP VDD Vout始终保持0 北京大学微电子学系贾嵩2010 16 3 2 1CMOS反相器的直流电压传输特性 Vin VTN的垂直线 NMOS截止 导通Vin VDD VTP的垂直线 PMOS导通 截止Vin VTN Vout的斜线 NMOS饱和区 线性区Vin VTP Vout的斜线 PMOS线性区 饱和区 北京大学微电子学系贾嵩2010 17 18 3区的高度为两个阈值之和 VoltageTransferCharacteristic VTC Vout VTP Vin Vout VTN Vin 3 2 1CMOS反相器的直流电压传输特性 理想VTC曲线 1 为输出高电平区 2 3 4 为转变区 5 为输出低电平区 其中 3 表现为垂线段 实际VTC曲线 3 不再是垂线段 偏移 北京大学微电子学系贾嵩2010 19 3 2 1CMOS反相器的直流电压传输特性 VTC的偏移 北京大学微电子学系贾嵩2010 20 3 2 2CMOS反相器的直流转移特性 直流转移特性 直流导通电流Ion随Vin的变化而发生的变化VTC的输出高 低电平区 Ion 0VTC的转变区 Ion 0Vin Vit时 Ion达到最大值 北京大学微电子学系贾嵩2010 21 3 2 3CMOS反相器的直流噪声容限 直流噪声容限 允许的输入电平变化范围由单位增益点确定噪声容限 在VTC的 2 区和 4 区 分别可以找到增益为1的位置 分别作为输入低电平的最大值VILmax和输入高电平的最小值VIHmin 北京大学微电子学系贾嵩2010 22 3 2 3CMOS反相器的直流噪声容限 如果Kr 1 VTN VTP VT 采用对称设计的CMOS反相器有相同的输入高电平和输入低电平的噪声容限 北京大学微电子学系贾嵩2010 23 3 2 3CMOS反相器的直流噪声容限 由逻辑阈值确定噪声容限 若Vit VDD 2 VNHM VNLM VDD 2 实际情况 VNHM VNLM 最大直流噪声容限由min VNHM VNLM 决定 北京大学微电子学系贾嵩2010 24 25 例题 一个CMOS反相器 Kr 1 设VDD 5V VTN 0 8V VTP 1V Cox 4 6 10 8F cm2 n 500cm2 Vs p 200cm2 Vs 由逻辑阈值点确定的最大噪声容限为多少 北京大学微电子学系贾嵩2010 26 反相器的直流噪声容限 数字电路中信号在Vdd和Gnd之间转换 各种干扰信号 可能使得电路中某些结点的信号电平偏离理想电平 Vdd Gnd 产生所谓的噪声噪声会对电路的可靠性造成影响 i t Inductivecoupling Capacitivecoupling Powerandground noise v t V DD 27 数字电路具有可恢复逻辑特性 可恢复逻辑特性 不可恢复逻辑特性 北京大学微电子学系贾嵩2010 3 3CMOS反相器的瞬态特性 3 3 1负载电容3 3 2输出电压的上升时间和下降时间3 3 3传输延迟时间的计算3 3 4电路的最高工作频率 北京大学微电子学系贾嵩2010 28 3 3 1CMOS反相器的负载电容 三部分 MOS管的漏 衬底pn结电容CDBN和CDBP 下级电路的输入电容Cin 互连线引起的寄生电容Cl 北京大学微电子学系贾嵩2010 29 3 3 1CMOS反相器的负载电容 pn结电容用平均电容代替 如果连线较短 连线寄生电容Cl可以忽略 北京大学微电子学系贾嵩2010 30 31 0 25mmCMOSCapacitances W L 0 36um 0 25um的NMOS LD S 0 625u 根据设计规则 计算出栅和漏端的电容如果考虑反偏电压和适当的版图优化 二者基本相等 漏端电容甚至更小些 3 3 1CMOS反相器的负载电容 Cin由下级电路全部NMOS和PMOS的栅电容构成 栅电容决定于栅面积 W L 和单位面积栅氧化层电容Cox 北京大学微电子学系贾嵩2010 32 3 3 2CMOS反相器输出电压的上升 下降时间 定义 输出上升时间 tr V10 V90 输出下降时间 tf V90 V10 北京大学微电子学系贾嵩2010 33 3 3 2CMOS反相器输出电压的上升 下降时间 1 阶跃输入的上升时间PMOS的导通电流是对负载电容充电的电流 Vout VTP时 PMOS饱和 Vout从V10 上升到 VTP的时间 北京大学微电子学系贾嵩2010 34 3 3 2CMOS反相器输出电压的上升 下降时间 1 阶跃输入的上升时间Vout VTP时 PMOS线性 Vout从 VTP上升到V90 的时间 总上升时间 北京大学微电子学系贾嵩2010 35 3 3 2CMOS反相器输出电压的上升 下降时间 2 阶跃输入的下降时间NMOS的导通电流是对负载电容放电的电流 Vout VDD VTN时 NMOS饱和 Vout VDD VTN时 NMOS线性 北京大学微电子学系贾嵩2010 36 3 3 2CMOS反相器输出电压的上升 下降时间 2 阶跃输入的下降时间总的下降时间 若参数对称 则两时间相等 两时间主要由负载电容和导电因子决定 北京大学微电子学系贾嵩2010 37 3 3 2CMOS反相器输出电压的上升 下降时间 3 非阶跃输入情况负载电容的充电或放电电流是NMOS和PMOS电流之差 计算复杂 很难给出解析解 上升 下降时间不仅与反相器的参数有关 还与输入信号的波形有关 北京大学微电子学系贾嵩2010 38 3 3 3CMOS反相器传输延迟时间的计算 tPHL tPLH 北京大学微电子学系贾嵩2010 39 3 3 3CMOS反相器传输延迟时间的计算 近似认为tPLH内只有PMOS导通 tPHL内只有NMOS导通 用最大导通电流的一半作为平均电流 对称设计时 北京大学微电子学系贾嵩2010 40 41 提高反相器的速度 增加器件的宽长比会同时增加导电因子和器件的栅电容和漏区电容对于固定的大负载电容可以通过增加器件尺寸提高速度对于小负载 反相器速度不会随着尺寸出现明显增加 北京大学微电子学系贾嵩2010 42 瞬态响应 仿真波形 tpLH tpHL 北京大学微电子学系贾嵩2010 3 3 4电路的最高工作频率 必须维持输入信号的时间大于电路的延迟时间 若输入信号的占空比为1 1 则其周期需要满足 对称设计有利于提高电路的工作频率 北京大学微电子学系贾嵩2010 43 3 3 4电路的最高工作频率 使用环形振荡器测量电路的工作频率及延迟时间 普遍规律 其中n是反相器的级数 应为奇数 北京大学微电子学系贾嵩2010 44 45 3 4CMOS反相器的设计 完成能够实现设计要求的集成电路产品设计要求 功能可靠性速度面积功耗 北京大学微电子学系贾嵩2010 46 噪声容限 逻辑阈值点 把Vit做为允许的输入高电平和低电平极限 VNLM VitVNHM VDD Vit VNLM与VNHM中较小的决定最大直流噪声容限 1 反相器的可靠性 北京大学微电子学系贾嵩2010 47 可靠性 噪声容限 面向可靠性最优的设计目标 噪声容限最大就是使得Vit Vdd 2在反相器的设计中通过器件尺寸的设计保持电路满足噪声容限的要求利用噪声容限的设计要求可以得到Wp和Wn的一个方程 北京大学微电子学系贾嵩2010 48 2 反相器的速度 一般用反相器的平均延迟时间表示速度也可以分别用上升和下降延迟时间表示利用速度的设计要求可以得到Wp和Wn的一个方程 北京大学微电子学系贾嵩2010 49 3 反相器的面积 减小器件的宽度可以减小面积例如最小面积的要求可以采用最小尺寸的器件尺寸利用面积的设计要求可以得到Wp和Wn的一个方程 北京大学微电子学系贾嵩2010 50 4 反相器的功耗 增加器件宽长比会增加电容电路速度增加也会提高功耗电源电压的增加功耗暂时不作为反相器设计的约束 北京大学微电子学系贾嵩2010 51 反相器设计 综合 利用可靠性 速度和面积约束中的两个就可以得到一组Wp和Wn对称反相器 对于NMOS和PMOS阈值基本相等的工艺 设计Kr 1对称反相器具有最大的噪声容限和相等的上升和下降延迟 在没有具体设计要求情况下是相对优化的设计 北京大学微电子学系贾嵩2010 52 例题 设计一个CMOS反相器 使最大噪声容限不小于0 44VDD 且驱动1pF负载电容时上升 下降时间不大于10ns 设VDD 5V VTN 0 8V VTP 1V Cox 4 6 10 8F cm2 n 500cm2 Vs p 200cm2 Vs 北京大学微电子学系贾嵩2010 53 N VTN VDD 0 16 P VTP VDD 0 2 则tr 1 85 r 10ns r 5 4ns 得到 KP 3 7 10 5 A V2 同理得到 tf 1 73 f 10ns f 5 78nsKN 3 46 10 5 A V2 考察噪声容限 VNLM Vit 2 43V