第2章 TMS320C55x的硬件结构.ppt

2020年2月18日星期二 东华理工大学信息与电子工程学院 1 第2章TMS320C55x的硬件结构 TMS320C55xDSP的基本结构TMS320VC5509A的主要特性TMS320C55x存储空间结构 2020年2月18日星期二 东华理工大学信息与电子工程学院 2 C55x与C54x的比较 2020年2月18日星期二 东华理工大学信息与电子工程学院 3 C55x的特征及优点 2020年2月18日星期二 东华理工大学信息与电子工程学院 4 2 1 1C55x的CPU体系结构 TMS320C55xCPU结构图 2020年2月18日星期二 东华理工大学信息与电子工程学院 5 2 1 2指令缓冲单元 I 由指令缓冲队列IBQ和指令译码器构成 在每个CPU周期内 从程序读 数据总线接受4字节程序代码放入指令缓冲队列 译码器取出6字节代码 可对8 48位变长指令进行译码 然后送P A D执行 2020年2月18日星期二 东华理工大学信息与电子工程学院 6 2 1 3程序流程单元 P 由程序地址产生电路和寄存器构成 寄存器分5种 程序流寄存器 块重复寄存器 单重复寄存器 中断寄存器 状态寄存器 2020年2月18日星期二 东华理工大学信息与电子工程学院 7 ProgramFlowRegisters 程序流程寄存器 PC ProgramCounter RETA RETurnAddressregister CFCT Control FlowContexTregister Block RepeatRegisters 块重复寄存器 BRC0 BRC1 Block RepeatCounters0and1 BRS1 BRC1Saveregister RSA0 RSA1 Block repeatStartAddressregisters0and1 REA0 REA1 Block repeatEndAddressregisters0and1 Single RepeatRegisters 单重复寄存器 RPTC single RePeaTCounter CSR ComputedSingle repeatRegister InterruptRegisters 中断寄存器 IFR0 IFR1 InterruptFlagRegisters0and1 IER0 IER1 InterruptEnableRegisters0and1 DBIER0 DBIER1 DeBugInterruptEnableRegisters0and1 StatusRegisters 状态寄存器 ST0 55 ST1 55 ST2 55 ST3 55 STatusregisters0 1 2 and3 2020年2月18日星期二 东华理工大学信息与电子工程学院 8 2 1 4地址流程单元 A 地址流程单元包括 数据地址产生电路 算术逻辑电路和寄存器组 A单元寄存器包含4种类型 2020年2月18日星期二 东华理工大学信息与电子工程学院 9 DataPageRegisters 数据页寄存器 DPH DP DataPageregistersPDP PeripheralDataPageregister Pointers 指针 CDPH CDP CoefficientDataPointerregistersSPH SP SSP StackPointerregistersXAR0 XAR7 ExtendedAuxiliaryRegisters CircularBufferRegisters 循环缓冲寄存器 BK03 BK47 BKC CircularBuffersizeregistersBSA01 BSA23 BSA45 BSA67 BSAC CircularBufferStartaddressregisters TemporaryRegisters 暂存器 T0 T3 Temporaryregisters0 1 2 and3 2020年2月18日星期二 东华理工大学信息与电子工程学院 10 2 1 5数据计算单元 D 数据计算单元由移位器 算术逻辑电路 乘法累加器和寄存器组构成 2020年2月18日星期二 东华理工大学信息与电子工程学院 11 移位器 40位累加器 31 32位 负号左移 正号右移 16位寄存器 存储器 I O空间 31 32位 16位立即数 15位 移位数由指令常数提供 移位数从T0 T3读取或由指令常数提供 ALU 40位 比较 取整 饱和 布尔逻辑 绝对值 双16位算术指令执行后 并行执行两个算术操作 测试 设置 清零 求补D单元寄存器位域 双乘加单元MAC 影响P单元状态寄存器的标志位单周期内完成17 17位的乘法和40位的加 减法 其结果存入累加器 寄存器 4个40位累加器 AC0 AC3 2个16位过渡寄存器TRN0 TRN1 2020年2月18日星期二 东华理工大学信息与电子工程学院 12 2 1 6指令流水线 C55x的指令流水线包括两个阶段 取流水线执行流水线 2020年2月18日星期二 东华理工大学信息与电子工程学院 13 2020年2月18日星期二 东华理工大学信息与电子工程学院 14 流水线的工作方式举例 AMOV k23 XARx 在AD节拍用一个立即数对XARx初始化 MOV k ARx ARx不是通过存储器映射方式寻址的 在X节拍用一个立即数初始化ARx MOV k mmap ARx ARx是通过存储器映射方式寻址的 在W节拍用一个立即数初始化ARx AADD k ARx 对于这个特殊指令 在AD节拍用一个立即数对ARx初始化 MOV k ARx 在W 节拍对存储器进行写操作 MOV ARx AC0 在AD节拍对ARx进行读和更新操作 在X节拍载入AC0 ADD k ARx 在X节拍的开始时刻读ARx 在X节拍的结束时刻修改ARx ADDACy ACx 在X节拍读 写ACx和ACy 2020年2月18日星期二 东华理工大学信息与电子工程学院 15 MOVmmap ARx ACx ARx是通过存储器映射方式寻址的 在R节拍读取ARx 在X节拍修改ACx MOVARx ACx ARx不是通过存储器映射方式寻址的 在X节拍读取ARx 在X节拍修改ACx BSETCPL 在X节拍设置CPL位 PUSH POP RET或AADD K8 SP 在AD节拍读取和修改SP 如果选择32位栈模式 SSP会发生变化 XCCPARToverflow ACx MOV AR1 AC1 在X节拍判断条件 但是不管条件是否满足 AR1都会加1 XCCPARToverflow ACx MOVAC1 AR1 在R节拍判断条件 满足条件向存储器完成写操作 但是不管条件是否满足 AR1都会加1 XCCoverflow ACx MOV AR1 AC 在AD节拍判断条件 只有满足条件时 AR1加1 2020年2月18日星期二 东华理工大学信息与电子工程学院 16 2 2TMS320VC5509A的主要特性 CPU两个乘法累加单元 MAC 可在一个周期内处理17位 17位的乘法运算 40位的算术逻辑单元 ALU 和一个16位的算术逻辑单元采用先进的多总线结构存储器128KBx16位的片上RAM 64KB的DARAM和192KB的SARAM 8MBx16位的最大可访问外部寻址空间 同步DRAM 外部存储器接口 EMIF 与通用输入 输出 GPIO 共用引脚片上外设两个20位的定时器一个看门狗定时器6通道直接存储器存取控制器 DMA 外部存储器接口 EMIF 它提供与异步存储器如EPROM SRAM及高密度存储器如同步DRAM的无缝连接 三个串口支持最多三个多通道缓冲串口 McBSP 增强型主机接口 EHPI 可访问5509A上的32KB片上存储器可编程锁相环 DPLL 时钟发生器USB全速 12Mbps 从端口I2C主从接口一个实时时钟 2020年2月18日星期二 东华理工大学信息与电子工程学院 17 TMS320VC5509AFeaturesHigh Performance Low Power Fixed PointTMS320C55x DigitalSignalProcessor 9 26 6 95 5 nsInstructionCycleTime 108 144 200 MHzClockRate One TwoInstruction s ExecutedperCycle DualMultipliers Upto400MillionMultiply AccumulatesperSecond MMACS TwoArithmetic LogicUnits ALUs ThreeInternalData OperandReadBusesandTwoInternalData OperandWriteBuses128Kx16BitOn ChipRAM Composedof 64KBytesofDual AccessRAM DARAM 8Blocksof4K 16Bit 192KBytesofSingle AccessRAM SARAM 24Blocksof4K 16Bit64KBytesofOne Wait StateOn ChipROM 32K 16Bit 8M 16 BitMaximumAddressableExternalMemorySpace SynchronousDRAM 2020年2月18日星期二 东华理工大学信息与电子工程学院 18 16 BitExternalParallelBusMemorySupportingEither ExternalMemoryInterface EMIF WithGPIOCapabilitiesandGlueless 无缝 Interfaceto AsynchronousStaticRAM SRAM AsynchronousEPROM SynchronousDRAM SDRAM 16 BitParallelEnhancedHost PortInterface EHPI WithGPIOCapabilitiesProgrammableLow PowerControlofSixDeviceFunctionalDomainsOn ChipScan BasedEmulationLogicOn ChipPeripherals Two20BitTimers WatchdogTimer Six ChannelDirectMemoryAccess DMA Controller ThreeSerialPortsSupportingaCombinationof Upto3MultichannelBufferedSerialPorts McBSPs Upto2MultiMedia SecureDigitalCardInterfaces 2020年2月18日星期二 东华理工大学信息与电子工程学院 19 ProgrammablePhase LockedLoopClockGenerator Seven LQFP orEight BGA General PurposeI O GPIO PinsandaGeneral PurposeOutputPin XF USBFull Speed 12Mbps SlavePortSupportingBulk InterruptandIsochronousTransfers Inter IntegratedCircuit I2C Multi MasterandSlaveInterface Real TimeClock RTC WithCrystalInput SeparateClockDomain SeparatePowerSupply4 Channel BGA or2 Channel LQFP 10 BitSuccessiveApproximationA DIEEEStd1149 1 JTAG BoundaryScanLogicPackages 144 TerminalLow ProfileQuadFlatpack LQFP PGESuffix 179 TerminalMicroStarBGA BallGridArray GHHSuffix 179 TerminalLead FreeMicroStarBGA BallGridArray 1 2 VCore 108MHz 2 7 V 3 6 VI Os1 35 VCore 144MHz 2 7 V 3 6 VI Os1 6 VCore 200MHz 2 7 V 3 6 VI Os 2020年2月18日星期二 东华理工大学信息与电子工程学院 20 TMS320VC5509A的引脚功能 LQFP封装144引脚 并行总线引脚并行总线A13 A0直接与外部引脚相连 这14个引脚完成以下功能 外部总线选择寄存器EBSR中并口模式字选择 HPI地址总线 HPI HA 13 0 EMIF地址总线 EMIF A 13 0 通用输入 输出 GPIO A 13 0 并行双向数据总线D31 D0可以完成两个功能EMIF数据总线 EMIF D 15 0 HPI数据总线 HPI HD 15 0 C0引脚完成两个功能 EMIF异步存储器读使能 EMIF ARE 通用IO8 GPIO8 C1引脚完成两个功能 EMIF异步存储器输出使能 EMIF AOE HPI中断输出 HPI HINT 2020年2月18日星期二 东华理工大学信息与电子工程学院 21 C2引脚完成两个功能 EMIF异步存储器写使能 EMIF AWE HPI读 写 HPI HR W C3引脚完成两个功能 EMIF数据准备输入 EMIF ARDY HPI准备输出 HPI HRDY C4引脚完成两个功能 EMIF对存储器空间CE0的片选 EMIF CE0 通用IO9 GPIO9 C5引脚完成两个功能 EMIF对存储器空间CE1的片选 EMIF CE1 通用IO10 GPIO10 C6引脚完成两个功能 EMIF对存储器空间CE2的片选 EMIF CE2 HPI的控制输入0 HPI HCNTL0 2020年2月18日星期二 东华理工大学信息与电子工程学院 22 C7引脚完成两个功能 EMIF对存储器空间CE3的片选 EMIF CE3 通用IO11 GPIO11 C8引脚完成两个功能 EMIF字节使能0控制 EMIF BE0 HPI字节标识信号 HPI HBE0 C9引脚完成两个功能 EMIF字节使能1控制 EMIF BE1 HPI字节表示信号 HPI HBE1 C10引脚完成三个功能 EMIF选通SDRAM的行 EMIF SDRAS 选通HPI地址 HPI HAS 通用IO12 GPIO12 C11引脚完成两个功能 EMIF选通SDRAM的列 EMIF SDCAS HPI片选输入 HPI HCS 2020年2月18日星期二 东华理工大学信息与电子工程学院 23 C12引脚完成两个功能 EMIF对SDRAM的写使能 EMIF SDWE HPI数据选通信号1 HPI HDS1 C13引脚完成两个功能 作为SDRAM的A10地址线 EMIF SDA10 通用IO13 GPIO13 C14引脚完成两个功能 为SDRAM提供存储器时钟 EMIF CLKMEM HPI数据选通信号2 HPI HDS2 中断引脚和复位引脚中断引脚INT 4 0 作为低电平有效的外部中断输入引脚 由中断使能寄存器 IER 和中断模式位来屏蔽和区分优先次序RESET引脚低电平有效 有效时 DSP将终止任务的执行并使程序指针指向FF8000h 变为高电平无效时 DSP从程序存储器FF8000h的位置开始执行 2020年2月18日星期二 东华理工大学信息与电子工程学院 24 位输入 输出信号引脚GPIO 7 6 4 0 共7个输入 输出线可以单独配置成输入或输出引脚DSP复位时 这7个引脚首先会被配置为输入线 复位后 会采集GPIO 3 0 的电平来确定DSP的引导模式 XF引脚作为外部标志 由BSETXF指令设置为高电平 有三种方式来设置XF为低电平 通过BCLRXF指令来设置 在多处理器协同工作时给其他处理器发信号而载入ST1 XF 或XF作通用输出引脚时 时钟信号引脚CLKOUT 时钟输出信号引脚 X2 CLKIN 晶振连接到内部振荡器的输入引脚X1 内部振荡器连接到外部晶振的输出引脚TIN TOUT0 定时器0输入 输出引脚RTCINX1 实时时钟振荡器的输入引脚RTCINX2 实时时钟振荡器的输出引脚 2020年2月18日星期二 东华理工大学信息与电子工程学院 25 I2C引脚SDA I2C 双向 数据线 复位后 该引脚呈高阻状态 SCL I2C 双向 时钟引脚 复位后 该引脚呈高阻状态USB引脚DP引脚是差分 正 接收 发送引脚DN引脚是差分 负 接收 发送引脚PU引脚是上拉引脚 用于上拉检测电阻A D引脚一个10位的A D转换器 AIN0和AIN1分别是模拟输入通道0和模拟输入通道1 测试引脚TCK引脚是IEEE标准1149 1测试时钟输入引脚TDI引脚是IEEE标准1149 1测试数据输入引脚TDO引脚是IEEE标准1149 1测试数据输出引脚TMS引脚是IEEE标准1149 1测试方式选择引脚TRST引脚是IEEE标准1149 1测试复位引脚EMU0引脚是仿真器中断0引脚EMU1 OFF引脚是仿真器中断1引脚 关断所有输出引脚 2020年2月18日星期二 东华理工大学信息与电子工程学院 26 McBSP信号引脚 2020年2月18日星期二 东华理工大学信息与电子工程学院 27 电源引脚CVDD是数字电源 为CPU内核提供专用电源 DVDD是数字电源 为I O引脚提供专用电源 USBVDD是数字电源 为USB模块的I O引脚提供专用电源 RDVDD是数字电源 为RTC模块的I O引脚提供专用电源 RCVDD是数字电源 为RTC模块提供专用电源 AVDD是模拟电源 为10位的A D提供专用电源 ADVDD 为10位A D数字部分提供专用电源 USBPLLVDD是数字电源 为USB的PLL提供专用电源 VSS是数字地 为I O和内核引脚接地 AVSS是模拟地 为10位A D接地 ADVSS为10位A D的数字部分接地 USBPLLVSS是数字地 为USB的PLL接地 2020年2月18日星期二 东华理工大学信息与电子工程学院 28 2 3TMS320C55x存储空间结构 2 3 1存储映射 2020年2月18日星期二 东华理工大学信息与电子工程学院 29 2 3 2程序空间当CPU读取指令时 程序空间才被访问字节寻址 24位 当CPU从程序空间读取指令时 采用字节寻址 即按字节分配地址 且地址为24位程序空间的指令结构 操作码MSW地址 程序空间的边界对齐 读指令时32位偶地址对齐 指令长度及地址分配 存储器中的指令 2020年2月18日星期二 东华理工大学信息与电子工程学院 30 2 3 3数据空间 数据类型 8 16 32位 字寻址 23位 当CPU访问数据空间时 采用字寻址 即为每个16位的字分配一个23位宽的地址字节装载与存储 字节装载和字节存储指令 2020年2月18日星期二 东华理工大学信息与电子工程学院 31 当CPU存取长字时 存取地址是指32位数据的高16位 MSW 的地址 而低16位 LSW 的地址取决于MSW的地址 具体说明如下所示 如果MSW的地址是偶地址 则LSW的地址加1 LSW MSW 字地址100 001h 如果MSW的地址是奇地址 则LSW的地址减1 MSW LSW 字地址100 001h 对于已确定地址的MSW LSW 将其地址的最低有效位取反 可得到LSW MSW 的地址 2020年2月18日星期二 东华理工大学信息与电子工程学院 32 数据空间的数据结构 下面通过实例来说明数据在数据空间是如何存储的 有7种变长的数据存储在32位宽的存储器中 根据表2 7和图2 10可以看出 为了存取一个长字必须参考它的MSW C的存取地址是000102h D的存取地址是000105h 字地址也可以存取字节 如在地址000107h上 同时存放了数据F 高字节 和数据G 低字节 利用表2 6中的专用指令可以进行字节的存取 2020年2月18日星期二 东华理工大学信息与电子工程学院 33 第2章TMS320C55x的硬件结构 表2 7数据长度及地址分配 2020年2月18日星期二 东华理工大学信息与电子工程学院 34 第2章TMS320C55x的硬件结构 图2 10存储器中的指令 2020年2月18日星期二 东华理工大学信息与电子工程学院 35 第2章TMS320C55x的硬件结构 2 3 4I O空间 C55xDSP的I O空间与数据 程序空间是分开的 采用16位宽的字寻址 即为每个字分配一个16位地址 其寻址范围为64K字 如下所示 当CPU访问I O空间时 用DAB读数据 用EAB写数据 由于DAB和EAB都是24位的 所以在16位地址前补0构成24位地址 例如 一个指令在地址0102h处读取一个字 DAB上传送的地址是000102h 2020年2月18日星期二 东华理工大学信息与电子工程学院 36 2 4中断管理寄存器 表2 19中断管理寄存器 2020年2月18日星期二 东华理工大学信息与电子工程学院 37 中断向量指针 IVPD IVPH DSP中断向量指针 IVPD 主机中断向量指针 IVPH 16位 指向256字节的程序空间中的中断向量表 IV0 IV15和IV24 IV31 这些中断向量供DSP专用 16位 指向256字节的程序空间中的中断向量表 IV16 IV23 这些中断向量供DSP和主机共享使用 说明 如果IVPD和IVPH的值相同 所有中断向量可能占有相同的256字节大小的程序空间 DSP硬件复位时 IVPD和IVPH都被装入到FFFFH地址处 IVPD和IVPH均不受软复位的影响 2020年2月18日星期二 东华理工大学信息与电子工程学院 38 中断向量地址 在修改IVP之前应确保 INTM 1 即所有可屏蔽中断不能响应 每个硬件不可屏蔽中断对于原来的IVPD和修改后的IVPD都有一个中断向量和中断服务程序 由16位的中断向量指针加上一个5位的中断编号后左移3位组成一个24位的中断地址 2020年2月18日星期二 东华理工大学信息与电子工程学院 39 2 中断标志寄存器 IFR0 IFR1 2020年2月18日星期二 东华理工大学信息与电子工程学院 40 中断标志寄存器IFR1 中断标志寄存器IFR0 2020年2月18日星期二 东华理工大学信息与电子工程学院 41 16位的中断标志寄存器IFR0和IFR1包括所有可屏蔽中断的标志位 当一个可屏蔽中断向CPU提出申请时 IFR中相应的标志位置1 等待CPU应答中断 可以通过读IFR标志已发送申请的中断 或写1到IFR相应的位撤销中断申请 即写入1清相应位为0 中断被响应后将相应位清0 器件复位将所有位清0 2020年2月18日星期二 东华理工大学信息与电子工程学院 42 3 中断使能寄存器 IER0 IER1 2020年2月18日星期二 东华理工大学信息与电子工程学院 43 表2 23中断使能寄存器IER1 表2 24中断使能寄存器IER0 2020年2月18日星期二 东华理工大学信息与电子工程学院 44 通过设置IER0 IER1的位为1 打开相应的可屏蔽中断0 关闭相应的可屏蔽中断上电复位时 将所有IER位清0 ER0 IER1不受软件复位指令和DSP热复位的影响 在全局可屏蔽中断使能 INTM 1 之前应初始化它们 2020年2月18日星期二 东华理工大学信息与电子工程学院 45 4 调试中断使能寄存器 DBIER0 DBIER1 仅当CPU工作在实时仿真模式调试暂停时 这两个16位的调试中断使能寄存器才会使用 如果CPU工作在实时方式下 DBIER0 DBIER1将被忽略 2020年2月18日星期二 东华理工大学信息与电子工程学院 46 2 5中断和复位操作 中断概述中断向量与优先级可屏蔽中断不可屏蔽中断硬件复位软件复位 2020年2月18日星期二 东华理工大学信息与电子工程学院 47 中断定义 由硬件或软件驱动的信号 使DSP将当前的程序挂起 执行另一个称为中断服务子程序 ISR 的任务 C55x支持32个ISR 有些ISR可以由软件或硬件触发 有些只能由软件触发 当CPU同时收到多个硬件中断请求时 CPU会按照预先定义的优先级对它们做出响应和处理 2 5 1中断概述 2020年2月18日星期二 东华理工大学信息与电子工程学院 48 中断的分类可屏蔽中断 可以通过软件来加以屏蔽不可屏蔽中断 不能被屏蔽所有的软件中断都是不可屏蔽中断DSP处理中断的步骤 1 接收中断请求 软件和硬件都要求DSP将当前程序挂起 2 响应中断请求 CPU必须响应中断 如果是可屏蔽中断 响应必须满足某些条件 如果是不可屏蔽中断 则CPU立即响应 2020年2月18日星期二 东华理工大学信息与电子工程学院 49 3 准备进入中断服务子程序 CPU要执行的主要任务有 完成当前指令的执行 并冲掉流水线上还未解码的指令自动将某些必要的寄存器的值保存到数据堆栈和系统堆栈从用户实现设置好的向量地址获取中断向量 该中断向量指向中断服务子程序 2020年2月18日星期二 东华理工大学信息与电子工程学院 50 4 执行中断服务子程序 CPU执行用户编写的ISR ISR以一条中断返回指令结束 自动恢复步骤 3 中自动保存的寄存器值 注意 外部中断只能发生在CPU退出复位后的至少3个周期后 否则无效 在硬件复位后 不论INTM位的设置和寄存器IER0 IER1的值如何 所有的中断都被禁止 直到通过软件初始化堆栈后才开放中断 2020年2月18日星期二 东华理工大学信息与电子工程学院 51 2 5 2中断向量与优先级 表2 31是按ISR序号分类的中断向量 该表是C55x中断向量的一般表示式 表2 32是VC5509A中断向量表 2020年2月18日星期二 东华理工大学信息与电子工程学院 52 表2 31按ISR序号分类的中断向量 2020年2月18日星期二 东华理工大学信息与电子工程学院 53 表2 32VC5509A中断向量表 2020年2月18日星期二 东华理工大学信息与电子工程学院 54 2 5 3可屏蔽中断 可屏蔽中断所有的可屏蔽中断都是硬件中断 无论硬件何时请求一个可屏蔽中断 在一个中断标志寄存器里就有相应的中断标志置位 该标志一旦置位 相应的中断还必须使能 否则不会得到处理 表2 33可屏蔽中断 2020年2月18日星期二 东华理工大学信息与电子工程学院 55 用来开放可屏蔽中断的位和寄存器 表2 34 处理可屏蔽中断标准过程的基本模型 图2 37 表2 35 当CPU在实时硬件仿真模式下暂停时 只能处理时间临界中断 处理时间临界中断的基本模型见图2 38 表2 34用来开放可屏蔽中断的位和寄存器 2020年2月18日星期二 东华理工大学信息与电子工程学院 5