四位二进制计数器.doc

1 成成 绩绩 评评 定定 表表 学生姓名班级学号 专 业通信工程课程设计题目四位二进制计数器 评语 组长签字 成绩 日期 2014 年 7 月 15 日 沈阳理工大学 课程设计任务书课程设计任务书 学 院信息科学与工程学院专 业通信工程 学生姓名班级学号 课程设计题目四位二进制同步加法计数器 缺 1011 1100 1101 1110 1111 实践教学要求与任务实践教学要求与任务 1 了解数字系统设计方法 2 熟悉 Quartus II 8 1 仿真环境及 VHDL 下载 3 熟悉 Multisim 仿真环境 4 设计实现四位二进制同步加法计数器 缺 1011 1100 1101 1110 1111 工作计划与进度安排工作计划与进度安排 第一周 熟悉 Multisim 及 Quartus II 8 1 环境 练习数字系统设计方法 第二周 1 在 Quartus II 8 1 环境中仿真实现四位二进制同步加法计数器 缺 1011 1100 1101 1110 1111 2 在 Multisim 环境中仿真实现四位二进制同步加法计数器 缺 1011 1100 1101 1110 1111 并通过虚拟仪器验证其正 确性 指导教师 2014 年 6 月 19 日 专业负责人 2014 年 6 月 19 日 学院教学副院长 2014 年 6 月 20 日 沈阳理工大学 摘要摘要 本次课程设计是在 Quartus II 8 1 软件的环境下 进行 程序编写和 仿真结果分析 为以后学习集成电路芯片的使用打下坚实的基础 在此基础上 学习了数字系统设计的基本思想和方法 学会了科学地分析实际问题 通过查 资料 分析资料及请教老师和同学等多种途径 独立解决问题 在使用 Multism 进行逻辑电路的连接与分析时 要学会化繁为简 将复杂 的电路图连接的更加简化 清晰明了 观察逻辑电路图和逻辑分析仪的运行结 果并进行分析 关键词 关键词 程序 仿真结果分析 逻辑电路图 逻辑分析仪 沈阳理工大学 一 课程设计目的一 课程设计目的 1 二 设计框图二 设计框图 1 三 实现过程三 实现过程 2 1 QUARTUS II 实现过程实现过程 2 1 1 建立工程 2 1 2 调试程序 3 1 3 波形仿真 6 1 4 引脚锁定与下载 8 1 5 仿真结果分析 9 2 2 MULTISIM实现过程实现过程 9 2 1 求驱动方程 9 2 2 画逻辑电路图 13 2 3 逻辑分析仪的仿真 14 2 4 结果分析 14 四四 总结总结 15 五 参考文献五 参考文献 17 目录目录 沈阳理工大学 1 一 课程设计目的一 课程设计目的 1 了解同步加法计数器工作原理和逻辑功能 2 掌握计数器电路的分析 设计方法及应用 3 学会正确使用 JK 触发器 二 设计框图二 设计框图 状态转换图是描述时序电路的一种方法 具有形象直观的特点 即其把所 用触发器的状态转换关系及转换条件用几何图形表示出来 十分清新 便于查 看 在本课程设计中 四位二进制同步加法计数器用四个 CP 下降沿触发的 JK 触发器实现 其中有相应的跳变 即跳过了 1011 1100 1101 1110 1111 五 个状态 这在状态转换图中可以清晰地显示出来 具体结构示意框图和状态转 换图如下 四位二进制同步加法计数器 CP 输入加法计数脉冲 C 输出进位信号 A 结构示意框图 01100111100010011010 010101000011001000010000 0 0 0 0 1 0 0 0 0 0 B 状态转换图 沈阳理工大学 2 三 实现过程三 实现过程 1 Quartus 实现过程实现过程 1 1 建立工程建立工程 File New Project wizard 然后 next 输入 Project Name 即工程名 Project Location 即工程保存的位置 然后 next next 直至 finish 图 1 1 沈阳理工大学 3 图 1 2 1 2 调试程序调试程序 File New 再选 VHDL File 图 1 3 沈阳理工大学 4 图 1 4 写入程序 保存程序 图 1 5 具体程序如下 LIBRARY IEEE USE IEEE STD LOGIC 1164 ALL USE IEEE STD LOGIC UNSIGNED ALL entity count4 is PORT cp r INSTD LOGIC 沈阳理工大学 5 q OUT STD LOGIC VECTOR 3 DOWNTO 0 end count4 ARCHITECTURE Behavioral OF count4 IS SIGNAL count STD LOGIC VECTOR 3 DOWNTO 0 BEGIN PROCESS cp r BEGIN if r 0 then count 0000 elsif cp EVENT AND cp 1 THEN if count 1010 THEN count 0000 ELSE count count 1 END if end if END PROCESS q count end Behavioral 双击 Implement Design 或右键 Run 运行程序 调试成功显示如下 图 1 6 沈阳理工大学 6 1 3 波形仿真波形仿真 File 选 Vector waveform File OK 图 1 7 图 1 8 沈阳理工大学 7 左侧 Name 栏内鼠标右键 选择 Insert 打开 Insert 下的 Insert Node Or Bus 如图 图 1 9 点击 Node Finder 然后运行仿真波形 如下 图 1 10 沈阳理工大学 8 图 1 11 1 4 引脚锁定与下载引脚锁定与下载 Assignments 选项中选 pins 分配引脚 Cp p28 r p49 q3 p98 q2 p99 q1 p100 q0 p101 点击 processing 中的 Enable live I O Check 图 1 12 Processes Implement Design 双击 Generate Programming File 沈阳理工大学 9 Configure Device iMPACT 默认 JTAG finishi we jed Open 锁定管脚后重新编译 编译无误后进行下载 Tools Progaramer Start 1 5 仿真结果分析仿真结果分析 由仿真波形图可以清楚地看到在一个周期之内 即由小到大 依次完成了 四位二进制加法计数的功能 其中由于缺了 1011 1100 1101 1110 1111 五 个状态 即缺了十进制数中的 11 12 13 14 15 五个数 在波形仿真中 在这几个 状态处发生跳变 即由 1010 直接跳回到 0000 即完成一个周期的计数 不断 循环往复 2 Multism 实现过程实现过程 2 1 求驱动方程求驱动方程 相关结构示意框图和状态转换图见上 二 所示步骤 选择四个时钟脉冲 下降沿触发的 JK 触发器 因要使用同步电路 所以时钟方程应该为 CPCPCPCPCP 3210 1 求状态方程 由所示状态图可直接画出如图 2 1 所示电路次态的卡诺 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 图 再分解开便可以得到如图 2 2 所示各触发器的卡诺图 沈阳理工大学 10 n Q1 n Q0 n Q3 n Q2 00011110 000001001001000011 010101011010000111 11XXXXXXXXXXXXXXXX 1010011010XXXX0000 图 2 1 将上述卡诺图对应拆成四个卡诺图 分别求出 表达 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 式 如下所示 n Q1 n Q0 n Q3 n Q2 00011110 000000 010010 11XXXX 1011X0 a 的卡诺图 1 3 n Q 沈阳理工大学 11 n Q1 n Q0 n Q3 n Q2 00011110 000010 011101 11XXXX 1000X0 b 的卡诺图 1 2 n Q n Q1 n Q0 n Q3 n Q2 00011110 000101 010101 11XXXX 1001X0 c 的卡诺图 1 1 n Q 沈阳理工大学 12 n Q1 n Q0 n Q3 n Q2 00011110 001001 011001 11XXXX 1010X0 d 的卡诺图 1 0 n Q 图 2 2 各触发器的卡诺图 1 根据卡诺图进行相应化简即得到状态方程 如下 nnnnn nnnnnn nnnnnnnn nnnn QQQQQ QQQQQQ QQQQQQQQ QQQQQQ 0301 1 0 01301 1 1 0120212 1 2 n 1301 n 2 1 3 2 求驱动方程 由于 JK 触发器的特性方程为 nnn QKQJQ 1 用状态方程与特性方程做比较 可得对应驱动方程 如下 沈阳理工大学 13 1 0 130 031 01 012 012 13 01 n 23 K QQJ QQK QJ QQK QQJ QK QQQJ nn nn n nn nn n nn 3 求输出方程 3 1 2 2 画逻辑电路图画逻辑电路图 根据所选用的触发器和时钟方程 输出方程 驱动方程 便可以画出如图 2 3 所示的逻辑电路图 图 2 3 逻辑电路图 2 32 3 逻辑分析仪的仿真逻辑分析仪的仿真 沈阳理工大学 14 图 2 4 逻辑分析仪的仿真 检查电路能否自启动 把无效状态 1011 1100 1101 1110 和 1111 带入 输出方程和和状态方程进行计算 结果如下 010111001011 1 0 11101101 1 01011110 1 00001111 1 由此可见 在 CP 操作下都能回到有效状态 即电路能够自启动 2 4 结果分析结果分析 Multism 是一种虚拟仪器 可以用来验证电路的设计的正确性 根据相关 计算 得出时序电路的时钟方程 状态方程 驱动方程 从而选择合适触发器 来连接实现 本设计中 选用四个时钟脉冲下降沿触发的 JK 触发器来实现四位 二进制加法计数器 逻辑电路图中 四个小红灯即为显示器 从右到左显示时 沈阳理工大学 15 序图中的十二种状态 其中 灯亮表示 1 灭表示 0 从而达到计数目 的 由于其中缺了 1011 1100 1101 1110 1111 五种状态 所以在计数过程 中会发生跳变 即从 1010 直接跳回到 0000 周而复始 逻辑分析仪类似于 ISE 环境下的波形仿真 是对计数器的另一种直观的描述 其中 高电平表示 1 低电平表示 0 也可以对计数器的功能进行测试及检验 四四 总结 总结 本次课程设计加深了我对 技术的进一步深入理解 熟悉了 程序编写和原理图输入法的优缺点 为我以后更深层次的学习奠定了良好的基 础 通过这次课程设计 使我受益颇多 了解到课程实习设计是开端 连接 是关键 测试是必须 既巩固了课堂上学到的理论知识 又掌握了常用集成电 路芯片的使用 在此基础上学习了数字系统设计的基本思想和方法 学会了科 学地分析实际问题 通过查资料 分析资料及请教老师和同学等多种途径 独 立解决问题 同时 也培养了我认真严谨的态度 对于数字电路设计 尤其在使用 Multism 进行逻辑电路的连接与分析时 这种分析解决问题的能力就更为重要 要在复杂的电子器件和密密麻麻的连线 中找出头绪来 有时候并不是一件容易的事情 但是往往这样的问题就出在计 算上 尤其是在化简卡诺图时 务必小心谨慎 一个字符写错或者漏掉一些信 息 相应得出的驱动方程就会有天壤之别 自然逻辑电路就不能实现最初的设 计功能 而且必要的时候 一定要画出时序图来帮自己解决问题 往往会起不 错的效果 就是在这种不断发现问题 分析问题 解决问题的过程中 我提高 了自己分析解决问题的能力 因此 我把这次课程设计看成一次综合学习的机 会 在学习过 数字电路技术基础简明教程 之后 我已经算是掌握了一定的 数字电路设计的基础以及相应的分析方法 实践能力以及自学能力 虽然遇到 了不少问题 但是在向老师和同学请教的学习过程中 我又改正了不少错误的 认识 对数字电路的设计与分析方法的掌握也有了一定的提高 我相信这些知 识与经验对以后的学习会有极大的帮助 沈阳理工大学 16 在本次课程设计中 我反复的练习各项操作 在练习的同时 我不断地巩 固理论知识 熟能生巧 我最后将此次课程设计完成的非常好 并且进行的十 分顺利 这对我以后学习相关的课程以及进行更高层次的数字电路设计都奠定 了不错的基础 在设计过程中 出现了各种各样的问题 有些是单一原因引起的 有的是 综合原因引起的 这些都很考验我的毅力与坚持 但是我掌握了研究这类问题 的方法 即问题解决的过程就是要从问题所表现出来的情况出