15数字逻辑实验指导书1.doc

数字逻辑与数字系统实验指导书青岛大学信息工程学院实验中心 巨春民2015年3月1实验报告要求本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2014xxxxxxx计算机X班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD文档实验报告（名称为“实验x实验报告 ”， 格式为实验名称、实验目的、实验内容，实验内容中的电路图用Multisim中电路图复制粘贴）和实验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图（以其实验内容命名）。实验一 电子电路仿真方法与门电路实验一、实验目的1 熟悉电路仿真软件Multisim的安装与使用方法。2验证常用集成逻辑门电路的逻辑功能。3掌握各种门电路的逻辑符号。4了解集成电路的外引线排列及其使用方法。5. 学会用Multisim设计子电路。二、实验内容1用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404. 表1.1 门电路逻辑功能表输 入输 出与门或门与非门或非门异或门反相器BAL=ABL=A+B000110112 用2输入与门7408和4输入与非门7420设计一个8输入与非门子电路，实现，写出逻辑表达式，给出逻辑电路图，并验证逻辑功能填入表1.2中。 表1.2 8输入与非门逻辑功能表输 入输 出LABCDEFGH111111110111111100111111000111110000111100000111000000110000000100000000三、实验总结四、心得与体会实验二 门电路基础一、实验目的1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。2. 熟悉CMOS传输门的使用方法。3. 了解漏极开路的门电路使用方法。二、实验内容1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A。给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。表2-1 CMOS反相器逻辑功能表输入A输出Y012. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)。给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。表2-2 CMOS与非门逻辑功能表输 入输 出ABY000110113. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)。给出电路图，分析其工作原理，测试其逻辑功能填入表2-3。表2-3 CMOS或非门逻辑功能表输 入输 出ABY000110114. 用CMOS传输门和反相器构成异或门，实现。给出电路图，测试其逻辑功能填入表2-4。表2-4 或非门逻辑功能表输 入输 出ABY000110115. 用1片漏极开路的2输入端CMOS与非门电路74HC01D实现与或非门Y=（AB+CD+EF+GH），给出电路图，并测试其逻辑功能填入表2-5。表2-5与或非门逻辑功能表输 入输 出LABCDEFGH1100000000110000000011000000001110101010010101011111111100000000。三、实验总结四、心得与体会实验三 组合逻辑电路设计（一）一、实验目的1. 掌握组合逻辑电路的设计方法2. 掌握全加器的逻辑功能3. 了解七段显示数码管的原理及显示译码器的设计方法。二、实验内容(以下题目任选12个)1. 设计一个1位全加器电路，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能填入表2.1中。表2.1 全加器逻辑功能表输 入输 出ABCi-1SCo0000101001100010111011112. 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。3. 试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。4. 试设计一个码转换电路，将4位自然二进制码转换为格雷码。可以采用任何逻辑门电路来实现。给出设计过程，写出各输出端的逻辑表达式，给出电路图并验证其逻辑功能。5. 设计一个十六进制共阴极7段显示译码器，其译码输出真值表如表3.2所示，写出各输出端的逻辑表达式，给出其电路图，并在Multisim下仿真验证其功能。数字字形输入输出表2.2 十六进制7段显示译码器输出真值表三、实验总结四、心得与体会实验四 编码器及其应用一、实验目的掌握优先编码器的逻辑功能，学会编码器的级联扩展应用。二、实验内容 1. 验证优先编码器74148的逻辑功能，给出接线电路图，并按表4.1输入编码信号，将各输出端测试结果填入表4.1中。表4.1 优先编码器74148逻辑功能表输 入输 出SI7I6I5I4I3I2I1I0Y2Y1Y0YSYEX1011111111000100110011100111100111110011111100111111102. 用2片74148级联扩展实现16线-4线编码器的逻辑功能，画出逻辑电路图，给出Multisim接线电路图，并验证其逻辑功能填入表4.2。设编码输入信号为A15A0，编码输出信号为高电平有效的Z3Z0。表4.2 16线-4线优先编码器逻辑功能表输 入输 出SA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0Z3Z2Z1Z0101111111111111111000110011110011111100111111110011111111110011111111111100111111111111110011111111111111103. 用4片74148级联扩展实现32线-5线编码器的逻辑功能，画出逻辑电路图，给出Multisim接线电路图，并验证其逻辑功能填入表4.3。设编码输入信号为A31A0，编码输出信号为高电平有效的Z4Z0。表4.3 32线-5线优先编码器逻辑功能表输入最高优先级信号输 出Z4Z3Z2Z1Z0A31=0A30=0A29=0A28=0A27=0A26=0A25=0A24=0A23=0A22=0A21=0A20=0A19=0A18=0A17=0A16=0A15=0A14=0A13=0A12=0A11=0A10=0A9=0A8=0A7=0A6=0A5=0A4=0A3=0A2=0A1=0A0=0三、实验总结四、心得与体会 实验五 译码器及其应用一、实验目的掌握译码器的逻辑功能、级联扩展方法及实现逻辑函数的方法二、实验内容1. 验证3-8译码器74138的逻辑功能，给出接线电路图，并按表5.1输入译码信号，将各输出端测试结果填入表5.1中。表5.1 3-8译码器74138逻辑功能表输 入输 出0XXXXX11XXXX1X1XXX1000001000011000101000111001001001011001101001112. 用2片74138级联扩展实现4线-16线译码器的逻辑功能，画出逻辑电路图，给出Multisim逻辑电路图，并验证其逻辑功能填入表5.2。设译编码输入信号为B3B0，译码输出信号为。表5.2 4线-16线译码器逻辑功能表输 入输 出B3B2B1B0说明00000001001000110100010101100111100010011010101111001101111011113. 用74138译码器和适当的门电路实现逻辑函数，给出逻辑电路图，并验证其逻辑功能填入表5.3。表5.3 逻辑函数真值表输 入输出ABCF0000010100111001011101114. (选做)用4线-16线译码器74LS154来实现实验三 “内容3十六进制显示译码器”的逻辑功能。写出逻辑表达式，给出逻辑电路图，并验证其逻辑功能。三、实验总结四、心得与体会实验六 组合逻辑电路设计（二）与数据选择器一、实验目的1.掌握数据选择器的逻辑功能及实现逻辑函数的方法2.熟练掌握组合逻辑电路的设计方法二、实验内容1. 验证4选1数据选择器74153的逻辑功能，给出接线电路图，并按表6.1输入数据和选择信号，将各输出端测试结果填入表6.1中。表6.1 4选1数据选择器74153逻辑功能表输 入输出A1A0D3D2D1D0Y1XXXXXX000XXX0000XXX1001XX0X001XX1X010X0XX010X1XX0110XXX0111XXX2. 用8选1数据选择器74151和适当的门电路实现逻辑函数，给出逻辑电路图，并验证其逻辑功能填入表6.3。表6.2 8选1数据选择器74151逻辑功能表输 入输 出A2A1A0D7D6D5D4D3D2D1D0YW1XXXXXXXXXXX010000XXXXXXX0010000XXXXXXX1100001XXXXXX0X010001XXXXXX1X100010XXXXX0XX010010XXXXX1XX100011XXXX0XXX010011XXXX1XXX100100XXX0XXXX010100XXX1XXXX100101XX0XXXXX010101XX1XXXXX100110X0XXXXXX010110X1XXXXXX1001110XXXXXXX0101111XXXXXXX10表6.3 逻辑函数真值表输 入输出ABCF0000010100111001011101113.血型匹配电路设计：人的血型有A、B、AB、O四种，输血时必须满足图6.1中用箭头指示的授受关系。要求用8选1数据选择器74151和适当的门电路来实现。给出设计步骤，画出逻辑图，并在Multisim下验证其逻辑功能。图6.1输血授受匹配关系三、实验总结四、心得与体会实验七 触发器一、实验目的1 熟练掌握基本SR锁存器的逻辑功能与电路构成。2 掌握触发器的电路结构与工作原理及状态转换时序关系。3 掌握不同逻辑功能触发器之间的相互转换。二、实验内容1. 用或非门构成基本SR锁存器，给出电路图，并用Multisim仿真验证其逻辑功能填入表7.1中。表7.1 用或非门构成的基本SR锁存器功能表SR()功能（锁存器状态）0000010100111001011101112. 用与非门构成基本SR锁存器，给出电路图，并用Multisim仿真验证其逻辑功能填入表7.2中。表7.2 用与非门构成的基本SR锁存器功能表()功能（锁存器状态）1101110100111001010000013. 验证D触发器74HC74的逻辑功能填入表7.3中。表7.3 D触发器74HC74的功能输 入现态次态功能说明CLKD01001110010111001101111011114. 用上升沿D触发器加适当的门电路实现JK触发器的逻辑功能，写出激励信号逻辑表达式，给出逻辑电路图，并用Multisim仿真验证其逻辑功能填入表7.4中表7.4 用D触发器实现的JK触发器的逻辑功能输入现态次态JKCLK0000010100111001011101115. 用下降沿JK触发器加适当的门电路实现D触发器的逻辑功能，写出激励信号逻辑表达式，给出电路图，并用Multisim仿真验证其逻辑功能填入表7.5中表7.5 用JK触发器实现的D触发器的逻辑功能输入现态次态DCLK000110116.用4个下降沿JK触发器构成4位异步二进制计数器，给出电路图，并用Multisim 仿真验证其逻辑功能填入表7.6中表7.6 由4个下降沿JK触发器构成的4位异步二进制计数器输入现态次态CLK0000000100100011010001010110011110001001101010111100110111101111三、实验总结四、心得与体会实验八 逻辑电路综合设计（一）一、实验目的1.熟练掌握触发器的应用2.学会组合逻辑电路和时序逻辑电路的综合设计应用二、实验内容1. 设计一个简易4人知识竞赛抢答电路，要求是：裁判掌握一个按钮，作用是给电路复位和发出抢答开始命令；4名竞赛者各掌握一个按钮，每人对应一个指示灯，在主持人发出开始抢答命令后，哪位参赛者先按钮其对应的指示灯亮，而后，再按钮无效。.2. 设计一个8人知识竞赛抢答电路，要求是：裁判掌握一个按钮，作用是给电路复位和发出抢答开始命令；8名竞赛者各掌握一个按钮，在主持人发出开始抢答命令后，哪位参赛者先按钮就在7段数码管上显示抢答者的编号。三、实验总结四、心得与体会实验九 计数器及其应用 一、实验目的 掌握集成同步二进制计数器的逻辑功能及实现其他进制的方法。 二、实验内容 1用Multisim仿真验证4位同步二进制计数器74161的逻辑功能，并填入表6-1中。表6-1 4位同步二进制计数器74161的逻辑功能表输 入输 出清零预置使能时钟预置数据输入计数输出进位RDLDEPETCLKD3D2D1D0Q3Q2Q1Q0TC0xxxxxxxx10x0111110x1111110xx00001100xxxxx1101xxxxx1110xxxxx1111xxxx 2用2片74161构成8位(模28)同步二进制计数器，给出电路接线图，并用Multisim仿真验证其逻辑功能。3分别采用反馈清零法和反馈置数法用74161和适当的逻辑门电路构成10进制同步计数器，给出电路接线图，并用Multisim仿真验证其逻辑功能。4用2片74161和适当的逻辑门电路构成129进制(模129)同步计数器，给出电路接线图，并用Multisim仿真验证其逻辑功能。5用2片同步十进制计数器74160和适当的逻辑门电路构成60进制计数器，给出电路接线图，并用Multisim仿真验证其逻辑功能。三、实验总结四、心得与体会实验十 逻辑电路综合设计（二）一、实验目的 1.进一步掌握数字电子技术的理论知识，培养工程设计能力和综合分析问题、解决问题的能力； 2.基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力； 3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。二、实验内容用中小型规模集成电路设计一个数字电子时钟电路，要求1具有“时”“分”“秒”的数字显示功能，并可以对时分进行时间校准2.用RGB三色发光二极管设计一个“表盘”，通过对应发光二极管的依次点亮来模拟表盘显示时间。 三、设计提示1.电路总体设计方案数字电子钟的总体框图如下图所示，它由数码显示、七段显示译码、发光二极管“表盘”显示、译码、计数电路、时分校准电路、秒脉冲产生电路七部分组成。时计数器分计数器秒计数器校时电路215分频电路时表盘显示译码器时表盘显示器时7段译码器时数码显示器分表盘显示译码器分表盘显示器分7段译码器分数码显示器秒表盘显示译码器秒表盘显示器秒7段译码器秒数码显示器32768Hz振荡电路秒脉冲2.控制电路设计当电源重新接通或走时出现误差时需要对时间进行校正。时间校正的方法是：先切断需校准的计数电路的计数脉冲输入，将秒脉冲直接接到需要校正的时或分计数脉冲输入端，待计数值达到要求后再切换回来即可。3. “分秒”六十进制计数电路设计为了接成六十进制计数器，首先将两片74LS160接成百进制计数器，然后将电路的60状态译码产生=0的信号，同时加到两片74LS160上，使两片74LS160同时置0，从而得到六十进制计数器。分秒个位计数输出进位控制电路分秒十位计数输出秒脉冲或分计数脉冲4“小时”二十四进制计数电路设计为了接成24进制计数器,首先将两片74LS160接成百进制计数器。然后将电路的24状态译码产生=0信号，同时加到两片74LS160上，使两片74LS160同时置0，从而得到二十四进制计数器。时十位时个位时计数脉冲5时分计数脉冲产生电路 将秒计数器的60状态清零信号经由与非门构成的基本SR锁存器输出分计数脉冲计数脉冲产生电路工作时序图：6数码管译码显示电路设计 7振荡分频秒脉冲产生电路 振荡电路由32768Hz晶体振荡器加上适当的电路构成。分频电路由2片74393的4个异步4位二进制计数器对32768