企业培训_tic2000dsp培训

TIC2000DSP培训 合众达电子 主要内容 嵌入式系统开发C2000系列DSP概述F2812芯片介绍CCS开发环境和软件设计能得到的支持和服务 嵌入式系统开发 嵌入式系统的特点 所谓嵌入式 专指嵌入到其它系统内部 满足特定需求的专用计算机系统 它的概念非常广泛 只要是具有包含软硬件等计算机专有属性的系统都可以称之为嵌入式系统 嵌入式系统的特点 体积小速度快可移动功耗低成本低接口丰富 嵌入式系统的结构 嵌入式系统CPU 单片微型计算机 SingleChipMicrocomputer 简称单片机 ARM AdvancedRISCMachines DSP Digitalsignalprocessing FPGA FieldProgrammableGateArray 即现场可编程门阵列 嵌入式系统开发的前景 一类是学电子工程 通信工程等偏硬件专业出身的人 他们主要是搞硬件设计 有时要开发一些与硬件关系最密切的最底层软件 如BootLoader BoardSupportPackage 像PC的BIOS一样 往下驱动硬件 往上支持操作系统 另一类是学软件 计算机专业出身的人 主要从事嵌入式操作系统和应用软件的开发 嵌入式硬件设计完后 各种功能就全靠软件来实现了 嵌入式设备的增值很大程度上取决于嵌入式软件 嵌入式系统应用行业 通信类 手机 可视电话 基站 交换机 路由器等 消费电子类 VCD DVD MP3Player 数字相机 DC 数字摄像机 DV 机顶盒 SetTopBox 高清电视 HDTV 游戏机等 医疗电子类 医疗检测装置 医疗监护装置等 机械控制类 数控设备或仪表 汽车电子 家电控制系统 能源转化等 C2000系列DSP概述 德德州仪器 TexasInstruments 简称TI 是全球领先的半导体公司 为现实世界的信号处理提供创新的数字信号处理 DSP 及模拟器件技术 居全球数位讯号处理器 DSP 及类比技术领先地位 DSP的特点 改进的哈佛结构 Havard 结构采用多级的流水线采用硬件乘法器特殊的DSP指令快速的指令周期 哈佛结构 哈佛结构 DSP的程序存储器空间和数据存储器空间分开 即每个存储器空间独立编址 独立访问 并具有独立的程序总线和数据总线 取指和执行能完全重叠进行 允许数据存放在程序存储器中 并被算术指令运算指令直接使用 哈佛结构 流水线操作 经典的数字信号处理方法 时域 信号滤波FIR IIR频域 频谱分析FFT数字信号处理的特点 Ai Xi高速实时数字信号处理器 DigitalSignalProcessor 结构上进行优化 更适宜完成乘加累积运算主频足够快 能实时完成各种数字信号处理DSP 特指数字信号处理器 DSP硬件 多总线 片内多条数据 地址和控制总线流水线执行 多个控制和运算部件并行工作硬件乘法器特殊指令 MAC 连乘加指令 单周期同时完成乘法和加法运算 RPTS和RPTB 硬件判断循环边界条件 避免破坏流水线 特殊寻址方式 位倒序寻址 实现FFT快速倒序 循环寻址特殊片上外设 软件插等待电路或EMIF控制寄存器 便于与各类存储器设备接口 数字锁相电路PLL 有利系统稳定 DMA EDMA控制器 加速数据传输 HPI接口 PCI接口 方便实现多处理器系统 VideoPort McASP等应用专用的接口 方便与视频 音频器件无缝连接 丰富片上存储器类型 RAM ROM Flash等丰富片上外设 Timer 串口 异步 同步 CAN总线 A D PWM和通用I O口等 DSP的主要指标 主频 决定处理器机器时钟周期的长短 数据宽度 主要为16位和32位 决定一次能和CPU交换的数据的最大宽度 数据类型 浮点和定点 浮点型数据以指数的形式表示 定点型数据以整数的形式表示 MIPS MillionInstructionsPerSecond MFLOPS Millionfloating pointoperationspersecond 每秒能执行定点 浮点运算的次数 片上存储器大小 片上外设接口等 C2000DSP概述 RenewableEnergyGeneration AutomotiveRadar ElectricPowerSteering PowerLineCommunications TelecomDigitalPower ACDrives Industrial ConsumerMotorControl Consumer AutomotiveDigitalPower LEDLighting C2000ControllersApplications C2000系列DSP C2xx子系列 16位定点DSP 20MIPS代表器件 TMS320F206PZC24x子系列 16位定点DSP 20MIPS代表器件 TMS320F240LF240 x子系列 16位定点DSP 40MIPS代表器件 TMS320LF2407F28x子系列 32位定点DSP 150MIPS代表器件 TMS320F281x TMS320F280 xF2833x系列 32位浮点DSP 150MFLOPS代表器件 TMS320F2833x Performance Future Development Sampling Production Device F2812 C R2812 F2811 C R2811 F2810 C2810 C281xTM150MIPS128 256KB12 5MSPSADC C280 xTM100MIPS32 256KB150psPWMpin compatibledevices F2801 F2808 C24xTM40MIPS16 64KB10 bitADC 10DevicesLF C240 xA3DevicesF24x C2801 C2802 F2802 F2806 F28xxx F28015 F28016 F2809 F28044 C28xxx LowerCost C2000系列DSP DSP实现的功能 DSP处理器 模拟信号 AD转换 数据输入通道 数据输出通道 DA 模拟信号 HPIEMACPWMGPIOUARTCAN 控制 通信 F2812 片内资源 事件管理器 模块组成 事件管理器 EV 模块为控制系统 运动控制和电机控制 的开发提供了强大功能 F2812包括两个事件管理器模块 EVA和EVB 每个事件管理器模块包括 2个16 位定时器 3个全比较器 3个事件捕捉器 1个正交编码脉冲通道 产生8个PWM波输出 PWM控制的基本思想 重要理论基础 面积等效原理 冲量相等而形状不同的窄脉冲加在具有惯性的环节上时 其效果基本相同 PWM的生成过程 DSP的实现原理 计数寄存器连续不断地进行增减计数 就可以模拟连续的波形 比较寄存器中存放的幅度值与计数寄存器中的值不断进行比较 得到PWM波形 以输出正弦PWM波为例 由经过采样的正弦波与三角波相交 由交点得出脉冲宽度 其载波频率要求足够高 EVA结构图 定时间器 定时器 一个可读写的16位双向计数器的寄存器TxCNT 它存储了计数器的当前值 并根据计数方向进行增计数或减计数 一个可读写的16位定时器比较寄存器TxCMPR 一个可读写的16位定时器周期寄存器TxPR 一个可读写的16位定时器控制寄存器TxCON 一个GP定时器比较输出引脚 TxCMP 控制和中断逻辑 其他全局控制寄存器 定时器的计数模式 GP定时器有四种可选的操作模式 停止 保持模式连续递增计数模式定向增 减计数模式连续增 减计数模式相应的定时器控制寄存器TxCON中的位模式决定了通用定器的操作模式 停止 保持模式 通用定时器的操作停止并保持其当前状态 定时器的计数器 比较输出和预定标计数器都保持不变 连续递增计数模式 定向的增 减计数模式 定时器将根据TDIRA B引脚的输入 对定标的时钟进行递增或递减计数 连续增 减计数模式 定时器的计数方向仅在定时器的值达到周期寄存器的值时 才改变计数方式 定时器的PWM输出 为了设置通用定时器以产生PWM输出 需做以下工作 根据预定的PWM 载波 周期设置TxPR 设置控制寄存器TxCON以确定计数模式和时钟源 并启动PWM输出操作 将对应于PWM脉冲的在线计算宽度 占空比 的值加载到TxCMPR寄存器中 PWM的产生 定时器比较单元产生的PWM TxPWM 比较单元的PWM输出 三个比较单元中的每一个都可与事件管理器的GP定时器用于产生一对可编程死区和输出极性的PWM输出 对于每个EV模块中的三个比较单元 共六个输出PWM引脚可用来控制三相交流感应电机或无刷直流电机 根据上下桥臂功率管导通顺序的不同以及导通时间的长短不同 即可达到对电机的变频调速 功能单元 比较单元PWM输出 PWM信号产生 用一定时器重复产生与PWM周期相同的计数周期 一个比较寄存器保持着调制值 在相应的输出上进行匹配 死区 在许多的运动 电机控制和功率电子应用场合中 两个功率器件 上级和下级 被串联在一个功率支路中 为避免击穿失效 两个器件的打开的周期不能重叠 所以通常加入死区保护 寄存器操作 用比较单元和相应的电路产生所有三种PWM波形均需要对相同的EV寄存器进行配置 配置过程需要以下步骤 设置和装载ACTRx 比较动作控制寄存器 如需死区 则设置和装载DBTCONx寄存器初始化CMPRx寄存器设置和装载COMCONx 比较控制寄存器 设置和装载T1CON或T3CON寄存器 来启动比较操做更新CMPRx寄存器的值 PWM的产生 可编程死区控制的比较单元产生的PWM 对称 通过改变PWM载波频率来改变PWM频率可根据需要改变PWM的占空比可改变PWM输出的极性 如高 低 强制高和强制低可设置死区的大小 无论对于大多交流电机 其实质就是根据实际情况来实时调整这3对PWM的输出 如输出极性 周期和输出占空比等 来对电机进行变频调速 以达到很好的效果 可以采用PID控制 模糊控制等 电机调速系统组成 对于电机的调速系统 通常有3部分组成 控制部分 驱动部分和电机三部分组成 其中 控制部分作为系统的CPU 主要是数据处理以及根据一些反馈信号等产生合适的输出信号 如PWM等 驱动部分主要是根据控制部分的输出信号将电源电压逆变为电机供电 控制电机的通电顺序和通电时间的长短等 这样就可以达到对电机的调速 对于三相直流无刷电机的调速系统 板卡SEED DEC2812相当于控制部分 SEED BLDC相当于驱动部分 逆变电路由功率开关管V1 V6等组成 可以为功率晶体管GTR 功率场效应管MOSFET 绝缘栅极管IGBT 可关断晶闸管GTO等功率电子器件 晶闸管适用于较大功率电机 晶体管适用于中小功率电动机 有3种方法 采用驱动芯片 IGBT的形式 适用于大功率电机采用智能功率模块 IPM 本身具有过压 欠压 过流和温度过高的保护功能采用驱动芯片 MOSFET的形式 适用于中小电机 驱动部分的设计 SEED BLDC介绍 SEED BLDC专门针对三相直流无刷电机 可以与SEED DEC2812和SEED DEC2407相连来达到对电机的实时控制 可以与12V 36V电机相连 电机额定电流不超过4A过压过流检测 显示和保护可以与有位置传感器和无位置传感器的无刷电机相连可以与编码器相连进行准确位置控制速度检测和电流检测 可以进行闭环控制可以进行正反转控制驱动电路和控制电路完全隔离 避免驱动部分给控制部分带来干扰 开发板 SEED DEC2812 SEED BLDC KIT 模数转换模块 ADC ADC模块的特性 带有内部采样 保持电路12bitADC模块 80ns的转换时间 采样率为12 5M 16个模拟输入通道 每8个通过一个8选1的模拟多路转换开关 对16路模拟量进行 自动排序 两个独立的8状态排序器 SEQ1和SEQ2 可以独立工作在双排序器模式 或级联为16个状态排序器模式 SEQ一级联模式 16个存放结果的寄存器 RESULT0 RESULT15 有多个启动ADC转换的触发源 ADC模块寄存器 寄存器名称ADCCTRL1 3ADC控制寄存器1 3MAXCONV最大转换通道寄存器CHSELSEQ1 4通道选择排序控制寄存器1 4AUTO SEQ SR自动排序状态寄存器RESULT0 RESULT15转换结果寄存器1 15CALIBRATION校准寄存器 自动排序器的工作原理 2个8状态排序器SEQ1和SEQ2 也可级联成一个16状态排序器SEQ 状态 排序器可以执行的自动转换数目 ADC模块能对一序列转换自动排序 转换结束后 结果依次保存在RESULT0 RESULT1 中 用户也可对同一通道进行多次采样 即 过采样 得到的采样结果比传统的单采样结果分辨率高 单排序器级联模式 双排序器并连模式 要完成7个通道的转换 通道2 3 2 3 6 7和12经过自动排序后转换 则MAXCONV1的值应该设置为6 且CHSELSEQn寄存器的设置如下 位15 12位11 8位7 4位3 070A3h3232CHSELSEQ170A4hx1276CHSELSEQ270A5hxxxxCHSELSEQ370A6hxxxxCHSELSEQ4 流程图 MCBSP 多通道缓冲型串口 McBSP 什么是McBSP是MultichannelBufferedSerialPort的缩写 即多通道缓冲型串行接口 是一种多功能的同步串行接口McBSP特点提供很强的可编程能力 可以配置为多种同步串口标准 直接与各种器件高速接口T1 E1标准 通信器件MVIP和ST BUS标准 通信器件IOM 2标准 ISDN器件AC97标准 PCAudioCodec器件IIS标准 Codec器件SPI 串行A D D A 串行存储器等器件特殊配置 软件配合 可与特殊器件接口IIC 将McBSP引脚配置为通用I O引脚 用软件实现IIC标准UART 将McBSP引脚进行特殊连接 结合DMA与软件编程 方便实现UART功能 McBSP引脚与信号 CLKX 串行发送器位 时钟引脚FSX 串行发送器帧同步引脚DX 串行发送器数据引脚CLKR 串行接收器位 时钟引脚FSR 串行接收器帧同步引脚DR 串行接收器数据引脚CLKS 外部位 时钟输入引脚 McBSP结构与原理 RSR 接收移位寄存器RBR 接收缓冲寄存器Expand A律 律扩展DDR 数据接收寄存器DXR 数据发送寄存器Compress A律 律压缩XSR 发送移位寄存器 McBSP可编程的能力 McBSP可编程的能力引脚信号功能可编程引脚信号极性可编程引脚信号方向可编程串行通信的位 时钟来源和速率可编程串行通信的起始条件 即帧同步来源和形式可编程串行通信的结束条件可编程串行数据位流中的数据元的数据位长度可编程串行数据位流中的数据帧中包含的数据元个数可编程串行数据位流中的数据相个数可编程 McBSP控制寄存器 引脚控制寄存器PCR配置引脚的功能配置引脚的极性配置引脚的方向串口控制寄存器SPCR配置McBSP串行收 发器的状态和中断采样率发生器寄存器SRGR配置内部产生的位 时钟配置内部产生的帧 同步时钟接收 发送控制寄存器RCR XCR配置接收 发送的数据相个数配置接收 发送的数据元个数配置接收 发送的数据元位数 McBSP特殊用途 McBSP的6个外部引脚配置为通用的I O引脚IIC总线标准 SDA SCL用McBSP的6个外部引脚中可以配置为双向的2个引脚作为SDA和SCL由软件实现IIC总线标准的时序要求IIC常被用作视频器件的控制接口 也采用IIC接口McBSP用作通用异步串口UART很多串行存储器硬件连接UART的Tx与McBSP的DR与FSR相连UART的Rx与McBSP的DX相连McBSP的位 时钟由内部采样率发生器产生 为UART波特率 16软件配置McBSP的16位代表UART的1位发送时 软件将UART的每1位扩展为16位 再由McBSP发送接收时 软件将McBSP接收的16位压缩为UART的1位 并进行合并软件还应负责处理UART的起始位 奇偶校验位和停止位 串行通信接口SCI SCI模块结构 发送器 TX SCITXBUF 发送数据缓冲寄存器 存发送数据 TXSHF 发送移位寄存器 每次1位送到SCITXD引脚 接收器 RX RXSHF 接收移位寄存器 每次1位将SCITXD引脚上的数据移入 SCIRXBUF 接收数据缓冲寄存器 存RXSHF接收到数据 一个可编程的波特率发生器控制和状态寄存器 映射在数据存储器区 模块结构 传输模式 SCI有两种多处理器通信协议 空闲线多处理器模式和地址位多处理器模式 这些协议允许在多个处理器之间传送有效数据 SCI提供了通用的异步接受器 发送器通信模式 以便与许多普通的外设相互通信 异步模式需要两条线与许多标准的设备 如RS 232 C格式的终端和打印机等 连接 可编程的数据格式 SCI包括接收和发送的数据是NRZ数据格式 1个起始位 1 8个数据位 1个偶 奇 非线性位 1 2个结束位 1个用于区别数据和地址的特殊位 只用于地址位模式 为了对数据格式编程 要使用SCICR寄存器 SCI多处理器通信 多处理器通信格式允许一个处理器在同一串行线上有效地向其他处理器发送数据块 地址字节 AddressByte 发送信息块的第一个字节包含一个地址位 所有接收端都要读这个地址位 只有具有正确地址的接受端才可以接收数据 休眠位 SLEEP 串行线上的处理器将SLEEP置1 处于睡眠状态 当处理器对地址块进行读操作时 程序必须对休眠位SLEEP清0 以使能SCI 两种多处理器模式 空闲线多处理器模式地址位多处理器模式 空闲线多处理器模式 空闲线多处理模式 ADDR IDLEMODEbit 0 块与块之间有一段空闲时间 这段时间比块中的帧间距离长 如果一帧之后有一个大于10位的空闲时间 就表明一个新块的开始 地址位多处理器模式 地址位多处理器模式 ADDR IDLEMODEbit 0 在地址位协议中有一个特别的位 地址位 在每一块数据的第一帧 地址位置1 在其他帧中 该位清0 用做数据传输 SCI波特率计算 内部产生的串行时钟是通过低速的外部时钟LSPCLK和波特率选择寄存器决定的 计算公式为 其中BRR为寄存器SCIBaud SelectRegisters里的值 此寄存器为16位 可实现65000种不同的波特率 硬件设计实例 DSP在电机控制中的应用 需求分析 电机控制的需求 控制输出 PWM输出位置 速度测量 4相正交编码输入电压 电流测量 模拟量输入故障保护 数字量输入 输出波形输出 仪表指示 模拟输出外部通信的需求 基本通信 UART RS232 RS422 RS485 工业控制网络 CAN总线PC通信 USB工业控制基本要求 实时时钟RTC 程序代码加密系统扩展 总线扩展 存储总线扩展 系统信号扩展 复位 中断 时钟等 系统构成 TMS320F2812电机控制接口根据电机控制特点对信号进行分组对信号进行驱动和电平转换串口驱动SCI驱动CAN驱动板内扩展 SRAMRTC EEPROMUSB2 0接口4通道D A总线扩展 电源 需要电源种类TMS320F2812V核 1 9V 230mAVI O 3 3V 125mA先VI O上电后V核上电DAC7724数字电源 5V模拟电源 15VSN74CBTD3384 5V其余器件 3 3V输入电源 5V 15V用LDO产生 1 9V和 3 3VTPS76801 1 9V 1ATPS75733 3 3V 3A 时钟 需要时钟输入的器件TMS320F2812CPU主时钟 150MHzADC 事件管理器 看门狗等片上外设TMS320F2812时钟选项片上有OSC片上有PLL 最高可5倍频输入时钟信号电平不能超过核电源电压 1 9V片上外设所需的时钟由CPU主时钟分频产生USBCY68001 24MHz时钟实现TMS320F2812 采用30MHz晶体 2个负载电容 5PLL实现CY68001 采用24MHz晶振 存储空间分配 1 TMS320F2812存储空间映射哈佛结构 但程序 数据空间统一为4M 16 位物理空间外部存储接口只支持异步存储器接口19 位地址总线 XA 18 0 16 位数据总线 XD 15 0 5个存储区间3个片选信号 XZCS0 1 XZCS2 XZCS6 7 3个读 写控制信号 XRD XWE XR W 访问时序控制信号 XRDY 总线仲裁控制信号 XHOLD XHOLDAZone0 8K 16 位 0 x002000 0 x003FFFZone1 8K 16 位 0 x004000 0 x005FFFZone2 512K 16 位 0 x080000 0 x0FFFFFZone6 512K 16 位 0 x100000 0 x17FFFFZone7 16K 16 位 0 x3FC000 0 x3FFFFF MP MC 1BootROM 4K 16 位 0 x3FF000 0 x3FFFFF MP MC 0复位后 程序从0 x3FFFC0处开始执行 存储空间分配 2 占用存储空间的外扩资源SRAM 512K 16 位Ts 0 Tw 12ns Th 0扩展总线 4 1M 16 位4个1M 16 位存储空间USB 8 16 位Ts 10ns Tw 50ns Th 70nsD A 5 16 位Ts 0 Tw 50ns Th 0板上寄存器 若干Ts 0 Tw 2 5ns Th 7 5ns存储空间的分配 SRAM 占用Zone6 7 在MP MC 1时 代替BootROM 方便调试64K 16 位 CY7C1021V33 12ZC 0 x100000 0 x10FFFF和0 x3FC000 0 x3FFFFF256K 16 位 CY7C1041V33 12ZC 0 x100000 0 x13FFFF和0 x3FC000 0 x3FFFFF扩展总线 占用Zone2 0 x080000 0 x0FFFFF用分页扩展技术 板上扩展3 位页地址寄存器PA 21 19 与XA 18 0 构成4 1M 16 位存储空间USB 占用Zone0 0 x002000 0 x002007D A 占用Zone1 0 x004050 0 x004053 0 x004058板上寄存器 Zone1 0 x004000 0 x004048 电机控制接口 电机控制信号PWM输出 PWM1 6PWM7 12定时器信号 T1 2PWM T1 2CTRIPT3 4PWM T1 2CTRIPTDIRA TCLKINATDIRB TCLKINB故障保护 C1TRIP C3TRIPC4TRIP C6TRIP模拟输入 ADCINA 7 0 ADCINB 7 0 4相正交编码 QEP1 QEP2 QEPI1QEP3 QEP4 QEPI2电机控制信号分成2组 每组又分为2个接口功率驱动接口 PWM输出 故障保护 模拟输入编码盘接口 4相正交编码输入控制信号驱动和电平转换12个PWM输出和6个4相正交编码输入 方向确定 而且PWM输出需要一定的电流驱动能力 所以采用SN74LVTH16245进行驱动和电平转换定时器和故障保护信号则视应用情况配置 方向不确定 为了兼容3 3V 5V电平 所以采用SN74CBTD3384进行电平转换 D A输出 与F2812接口数据线 直接连接XD 11 0 地址线 直接连接XA 1 0 读 写控制 直接连接XR W片选信号CS XZCS0 1 地址线和XWE译码 只写LDAC XZCS0 1 地址线和XWE译码 只写电平匹配 D A接口电平为 5V 但均为输入信号 所以无需电平转换输出电压范围配置 5V VREFH 5V VREFL 5V 10V VREFH 10V VREFL 10V0 5V VREFH 5V VREFL 0V0 10V VREFH 10V VREFL 0V USB 与F2812接口数据线 直接连接XD 15 0 地址线 直接连接XA 2 0 读 写控制 SLOE和SLRD直接连接XRDSLWR和SLRD直接连接XWE片选信号CS XZCS0 1 地址线和XWE译码中断信号 直接连接XINT1状态信号 FLAGA FLAGB FLAGC READY通过CPLD中的状态寄存器 由F2812读取 总线扩展 哪些信号需要扩展存储器总线数据 XD 15 0 地址 XA 18 0 页地址扩展PA19读写控制 XRD XWE片选信号 CE0 CE3 由XZCS2和PA 21 20 译码产生 片上外设McBSP SPI系统信号时钟 复位 中断等电源 3 3V 5V 15V GND信号驱动和电平转换 要求延迟短 外部电平兼容3 3V 5V总线驱动 SN74LVTH16245总线开关 SN74CBTD3384 产品图片 CCS开发环境 开发过程 不仅仅是代码生成工具具备基本调试功能 还具备实时分析的能力支持整个软件开发过程 设计 代码生成 调试 实时分析 CCS代码生成流程图 公共目标文件格式COFF 汇编器和链接器所创建的目标文件都采用公共目标文件格式COFF格式是基于代码块和数据块编程5个SECTION伪指令 text通常包含可执行代码 data通常包含已初始化的数据 bss通常为未初始化的数据保留空间 sect sectionname symbol usect sectionname sizeinword初试化段和未初试化段 bss和 usect为未初试化段 用于为变量 堆栈等保留一块存储空间 text data和 sect为初试化段 用于存放代码块或有初值的数据块 DSP汇编语言 汇编器对 段 的处理 汇编器第一次遇到新 段 时 将该 段 的段程序计数器 SPC 置为0 并将随后的程序代码或数据顺序编译进该 段 中 汇编器遇到同名 段 时 将它们合并 然后将随后的程序代码或数据顺序编译进该 段 中当汇编器遇到 text data和 sect伪指令时 汇编器停止将随后的程序代码或数据顺序编译进当前 段 中 而是顺序编译进遇到的 段 中当汇编器遇到 bss和 usect伪指令时 汇编器并不结束当前 段 而只是简单地暂时脱离当前 段 随后的程序代码或数据仍将顺序编译进当前 段 中 bss和 usect伪指令 可以出现在 text data或 sect 段 中的任何位置 它们不会影响这些 段 的内容 DSP汇编语言 链接器对 段 的处理 链接器对 段 的处理有2个方面 将输入 段 组合产生输出 段 将多个 obj文件中的同名 段 合并一个输出 段 也可将不同名的 段 合并产生一个输出 段 将输出 段 定位到实际的存储空间中MEMORY命令 用于描述系统实际的硬件资源SECTIONS命令 用于描述程序中定义了哪些 段 这些 段 是否需要合并 如何合并 合并产生的输出 段 定位到实际硬件资源的何处 链