第4章 存 储 器.ppt

1 1 第 章存储器 10课时 4 1概述 4 2主存储器 4 3高速缓冲存储器 4 4辅助存储器 567141518 24252628293032 本章作业P150 2 学习目的 掌握存储体系的层次结构 理解存储器的各种分类方法及各自的特点 熟悉半导体存储器的工作原理 掌握主存储器与CPU的连接方法 主存储器系统的设计方法掌握Cache的基本工作原理熟悉Cache与主存的映射方式以及Cache中主存块的替换算法 3 教学重点和难点 重点 存储系统层次结构的概念 层次结构的作用 程序访问的局部性原理与存储系统层次结构的关系 各类存储器的工作原理及技术指标 半导体存储芯片的外特性以及与CPU的连接 如何提高访存速度 难点 从本质上理解不同的存储芯片其读写原理是不同的 从而提高对硬件电路的 读图 能力和分析能力 存储芯片与CPU的连接 不同的Cache 主存地址映像 直接影响主存地址字段的分配及替换策略和命中率 4 4 4 1概述 一 存储器分类 1 按存储介质分类 1 半导体存储器 2 磁表面存储器 3 磁芯存储器 4 光盘存储器 易失 TTL MOS 磁头 载磁体 硬磁材料 环状元件 激光 磁光材料 主存Cache 外存 5 5 1 存取时间与物理地址无关 随机访问 顺序存取存储器磁带 4 1 2 按存取方式分类 2 存取时间与物理地址有关 串行访问 随机存储器 只读存储器 直接存取存储器磁盘 在程序的执行过程中可读可写 在程序的执行过程中只读 作主存 高速缓存 作外存 速度指标 存取周期 读写周期 6 6 顺序存取存储器 SAM 访问时读 写部件按顺序查找目标地址 访问时间与数据位置有关 等待操作 平均等待时间 读 写操作 两步操作 速度指标 ms 数据传输率 字节 秒 7 7 直接存取存储器 DAM 访问时读 写部件先直接指向一个小区域 再在该区域内顺序查找 访问时间与数据位置有关 三步操作 定位 寻道 操作 等待 旋转 操作 读 写操作 速度指标 平均定位 平均寻道 时间 平均等待 平均旋转 时间 数据传输率 ms ms 位 秒 8 8 磁盘 磁带 光盘 高速缓冲存储器 Cache FlashMemory 存储器 3 按在计算机中的作用分类 4 1 9 9 高 小 快 1 存储器三个主要特性的关系 二 存储器的层次结构 4 1 10 10 虚拟存储器 虚地址 逻辑地址 实地址 物理地址 主存储器 4 1 速度 容量 11 11 4 2主存储器 一 概述 1 主存的基本组成 12 12 2 主存和CPU的联系 4 2 13 13 高位字节地址为字地址 低位字节地址为字地址 设地址线24根 按字节寻址 按字寻址 若字长为16位 按字寻址 若字长为32位 3 主存中存储单元地址的分配 4 2 224 16M 8M 4M IBM370 PDP 11 14 14 2 存储速度 4 主存的技术指标 1 存储容量 3 存储器的带宽 主存存放二进制代码的总位数 读出时间写入时间 存储器的访问时间 读周期写周期 位 秒 4 2 15 15 芯片容量 二 半导体存储芯片简介 1 半导体存储芯片的基本结构 1K 4位 16K 1位 8K 8位 10 4 14 1 13 8 4 2 16 16 片选线 读 写控制线 低电平写高电平读 允许读 4 2 允许写 17 17 存储芯片片选线的作用 用16K 1位的存储芯片组成64K 8位的存储器 32片 4 2 18 金士顿2GBDDR31333 台式机 金士顿4GBDDR31600 笔记本 19 19 2 半导体存储芯片的译码驱动方式 1 线选法 4 2 20 20 2 重合法 4 2 0 0 21 21 三 随机存取存储器 RAM 1 静态RAM SRAM 1 静态RAM基本电路 4 2 22 22 SRAM的特点 SRAM是用触发器工作原理存储信息静态RAM的基本存储电路中管子数目较多 故集成度较低 T1和T2管始终有一个处于导通状态 使得静态RAM的功耗比较大 静态RAM不需要刷新电路 所以简化了外围电路 电源掉电时 原存信息丢失 属易失性半导体存储器 4 2 23 23 2 静态RAM芯片举例 Intel2114外特性 存储容量1K 4位 4 2 24 24 4 2 Intel2114RAM矩阵 64 64 25 25 4 2 26 26 3 静态RAM读时序 4 2 27 27 4 静态RAM 2114 写时序 4 2 28 28 2 动态RAM DRAM 1 DRAM基本单元电路 DRAM的基本存储电路主要有六管 四管 三管和单管等几种形式 4 2 29 29 DRAM的特点 DRAM利用电容存储电荷的原理来保存信息由于电容上的电荷会逐渐泄漏 因而对动态RAM必须定时进行刷新 使泄漏的电荷得到补充 与SRAM相比 具有集成度更高 功耗更低的特点电源掉电时 原存信息丢失 属易失性半导体存储器目前被各类计算机广泛应用 4 2 30 30 单管动态RAM4116 16K 1位 外特性 4 2 2 动态RAM芯片举例 31 31 3 动态RAM时序 行 列地址分开传送 写时序 数据DOUT有效 数据DIN有效 读时序 4 2 32 32 4 动态RAM刷新 刷新与行地址有关 死时间率 为128 4000 100 3 2 死区 为0 5 s 128 64 s 4 2 以128 128矩阵为例 33 33 tC tM tR 无 死区 分散刷新 存取周期为1 s 4 2 以128 128矩阵为例 存取周期变长 存取周期为0 5 s 0 5 s 系统速度降低 34 34 分散刷新与集中刷新相结合 异步刷新 对于128 128的存储芯片 存取周期为0 5 s 将刷新安排在指令译码阶段 不会出现 死区 死区 为0 5 s 若每隔15 6 s刷新一行 每行每隔2ms刷新一次 4 2 35 35 3 动态RAM和静态RAM的比较 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 4 2 36 36 四 只读存储器 ROM 1 掩模ROM MROM P88图4 27 行列选择线交叉处有MOS管为 1 行列选择线交叉处无MOS管为 0 2 PROM 一次性编程 4 2 37 37 3 EPROM 多次性编程 1 N型沟道浮动栅MOS电路 紫外线全部擦洗 4 2 38 38 2 2716EPROM的逻辑图和引脚 4 2 39 39 4 EEPROM 多次性编程 电可擦写 局部擦写 全部擦写 5 FlashMemory 闪速型存储器 比EEPROM快 4 2 EPROM 价格便宜集成度高 EEPROM 电可擦洗重写 具备RAM功能 40 40 用1K 4位存储芯片组成1K 8位的存储器 片 五 存储器与CPU的连接 1 存储器容量的扩展 4 2 2片 41 41 2 字扩展 增加存储字的数量 用1K 8位存储芯片组成2K 8位的存储器 4 2 片 2片 42 42 3 字 位扩展 用1K 4位存储芯片组成4K 8位的存储器 4 2 片 8片 43 43 2 存储器与CPU的连接 1 地址线的连接 2 数据线的连接 3 读 写命令线的连接 4 片选线的连接 5 合理选择存储芯片 6 其他时序 负载 4 2 44 44 P94例4 1解 1 写出对应的二进制地址码 2 确定芯片的数量及类型 A15A14A13A11A10 A7 A4A3 A0 4 2 45 45 3 分配地址线 A10 A0接2K 8位ROM的地址线 A9 A0接1K 4位RAM的地址线 4 确定片选信号 4 2 46 46 例4 1CPU与存储器的连接图 4 2 47 47 1 写出对应的二进制地址码 2 确定芯片的数量及类型 3 分配地址线 4 确定片选信号 1片4K 8位ROM2片4K 8位RAM A11 A0接ROM和RAM的地址线 4 2 48 48 用138译码器及其他门电路 门电路自定 画出CPU和2764的连接图 要求地址为F0000H FFFFFH 并写出每片2764的地址范围 4 2 49 49 七 提高访存速度的措施 采用高速器件 调整主存结构 1 单体多字系统 采用层次结构Cache 主存 增加存储器的带宽 4 2 前提 指令和数据必须连续存放 50 50 2 多体并行系统 1 高位交叉 4 2 顺序编址 51 51 各个体并行工作有利于存储器的扩充 4 2 体号 1 高位交叉 52 52 4 2 2 低位交叉 各个体轮流编址 53 53 4 2 体号 2 低位交叉各个体轮流编址 一般模块数M取2的方幂 54 54 低位交叉的特点 在不改变存取周期的前提下 增加存储器的带宽 4 2 启动存储体0 启动存储体1 启动存储体2 启动存储体3 55 55 4 2 设四体低位交叉存储器 存取周期为T 总线传输周期为 为实现流水线方式存取 应满足T 4 连续读取4个字所需的时间为T 4 1 P106例4 6 56 56 3 存储器控制部件 简称存控 易发生代码丢失的请求源 优先级最高 4 2 产生固定节拍 与机器主脉冲同步 使控制线路按一定时序发出信号 对总线控制 完成存储器读写 向请求源发出回答信号 CM被置 1 启动节拍发生器工作 严重影响CPU工作的请求源 给予次高优先级 57 57 4 2 3 高性能存储芯片 1 SDRAM 同步DRAM 在系统时钟的控制下进行读出和写入CPU无须等待 2 RDRAM 由Rambus开发 主要解决存储器带宽问题 3 带Cache的DRAM 在DRAM的芯片内集成了一个由SRAM组成的Cache 有利于猝发式读取 4 DDRSDRAM DoubleDataRateSDRAM 双倍速率同步动态随机存储器 DDR内存是在SDRAM内存基础上发展而来的 仍然沿用SDRAM生产体系 因此对于内存厂商而言 只需对制造普通SDRAM的设备稍加改进 即可实现DDR内存的生产 可有效的降低成本 58 58 4 3高速缓冲存储器 一 概述 1 问题的提出 避免CPU 空等 现象 CPU和主存 DRAM 的速度差异 容量小速度高 容量大速度低 程序访问的局部性原理 59 59 2 Cache的工作原理 1 主存和缓存的编址 主存和缓存按块存储块的大小相同 B为块长 4 3 60 60 2 命中与未命中 M C 主存块调入缓存 主存块与缓存块建立了对应关系 用标记记录与某缓存块建立了对应关系的主存块号 主存块与缓存块未建立对应关系 主存块未调入缓存 4 3 61 61 3 Cache的命中率 CPU欲访问的信息在Cache中的比率 命中率与Cache的容量与块长有关 一般每块可取4 8个字 块长取一个存取周期内从主存调出的信息长度 CRAY 116体交叉块长取16个存储字 IBM370 1684体交叉块长取4个存储字 64位 4 256位 4 3 62 62 4 Cache 主存系统的效率 效率e与命中率有关 设Cache命中率为h 访问Cache的时间为tc 访问主存的时间为tm 4 3 P111例4 7 63 63 3 Cache的基本结构 4 3 Cache替换机构 Cache存储体 主存Cache地址映射变换机构 由CPU完成 64 64 4 Cache的读写操作 读 4 3 65 65 Cache和主存的一致性 4 3 写直达法 Write through 写回法 Write back 写操作时数据既写入Cache又写入主存 写操作时只把数据写入Cache而不写入主存当Cache数据被替换出去时才写回主存 写操作时间就是访问主存的时间 读操作时不涉及对主存的写操作 更新策略比较容易实现 写操作时间就是访问Cache的时间 读操作Cache失效发生数据替换时 被替换的块需写回主存 增加了Cache的复杂性 66 66 5 Cache的改进 1 增加Cache的级数 片载 片内 Cache 片外Cache 2 统一缓存和分立缓存 指令Cache 数据Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium8K指令Cache8K数据Cache PowerPC62032K指令Cache32K数据Cache 4 3 67 67 二 Cache 主存的地址映射 1 直接映射 每个缓存块i可以和若干个主存块对应 每个主存块j只能和一个缓存块对应 i jmodC 4 3 68 68 2 全相联映射 主存中的任一块可以映射到缓存中的任一块 4 3 69 69 某一主存块j按模Q映射到缓存的第i组中的任一块 i jmodQ 3 组相联映射 4 3 P120例4 84 94 104 11 70 70 三 替换算法 1 先进先出 FIFO 算法 2 近期最少使用 LRU 算法 小结 某一主存块只能固定映射到某一缓存块 某一主存块能映射到任一缓存块 某一主存块只能映射到某一缓存组中的任一块 不灵活 成本高 4 3 3 随机法 71 71 4 4辅助存储器 一 概述 1 特点 不直接与CPU交换信息 2 磁表面存储器的技术指标 C n k s 寻道时间 等待时间 辅存的速度 Dr Db V 出错信息位数与读出信息的总位数之比 72 72 二 磁记录原理和记录方式 1 磁记录原理 写 4 4 73 73 4 4 读 1 磁记录原理 74 74 2 磁表面存储器的记录方式 4 4 75 75 三 硬磁盘存储器 1 硬磁盘存储器的类型 1 固定磁头和移动磁头 2 可换盘和固定盘 2 硬磁盘存储器结构 4 4 76 76 1 磁盘驱动器 4 4 77 77 2 磁盘控制器 接收主机发来