第八章--可编程逻辑器件与VHDL语言(介绍).ppt

第八章可编程逻辑器件与VHDL语言 第一节可编程逻辑器件概述第二节可编程逻辑器件第三节硬件描述语言VHDL的基本语法第四节基本的VHDL的并行语句和串行语句第五节基本硬件电路模块的VHDL模型 21 作业 8 18 28 38 5 21 第一节可编程逻辑器件概述 一 可编程逻辑器件的发展历史20世纪70年代70年代末80年代初80年代中期PROM PLAPALGALFPGA EPLD80年代末90年代后ISP CPLD SOC二 可编程逻辑器件的分类 一 按集成度分类1 低密度可编程逻辑器件LDPLD LowDensityPLD 2 高密度可编程逻辑器件HDPLD HighDensityPLD 21 二 按基本结构分类1 PLD器件 基本结构为与 或阵列2 FPGA器件 基本结构为门阵列 三 按编程工艺分类1 熔丝 Fuse 或反熔丝 Anti Fuse 编程工艺的器件2 UVEPROM编程工艺的器件3 EEPROM编程工艺的器件4 FLASH 闪速存储器 编程工艺的器件5 SRAM编程工艺的器件 四 按照制造工艺 还可分为双极型和MOS型 五 其它分类方法 简单可编程SPLD和复杂可编程CPLD 21 三 可编程逻辑器件中信号连接关系的表示和门电路的惯用画法 连接方法 门电路的惯用画法 互补输出缓冲器 三态输出缓冲器 21 四 与 或阵列图 用多个与门和或门构成的一种阵列结构 简化形式 21 第二节可编程逻辑器件 低密度可编程逻辑器件的结构示意图 一 PROM器件 二 可编程逻辑阵列PLA器件 五 高密度可编程逻辑器件 HDPLD 三 可编程阵列逻辑PAL器件 四 通用阵列逻辑GAL器件 一 PROM器件 21 一 PROM器件 PROM器件的结构和使用方法在第七章中已讲述 此处不再赘述 PROM的与阵列固定 与阵列输出的乘积项全部是最小项 或阵列可编程 用PROM实现组合逻辑函数时不用化简 直接应用最小项表达式即可 例8 1用适当容量的PROM实现两位二进制数快速乘法器 要求画出与 或阵列图 解 设被乘数为 A1A0 2 乘数为 B1B0 2 积为 D3D2D1D0 4 将A1A0B1B0按顺序作为PROM的地址 把积存放在相应的存储单元即可 21 真值表 与或阵列图 21 第三节硬件描述语言VHDL的基本语法 一 硬件描述语言概述硬件描述语言 HardwareDescriptionLanguage HDL 是硬件设计者和电子设计自动化 ElectronicDesignAutomation EDA 工具之间的界面 设计者使用HDL来描述自己的设计方案 或设计要求 设计意图 并把这个描述告诉EDA工具 最后在EDA工具的帮助下进行详细设计和验证 EDA工具主要包括模拟 仿真 软件和综合软件 行为描述文件和输入信号激励作为模拟 仿真 软件的输入 待模拟 仿真 软件处理后 得到输出信号的波形图 行为描述文件和约束条件文件作为综合软件的输入 待综合软件处理后 得到网表和报告文件 21 一 成为IEEE标准的两种HDL1 VHDL VeryHighSpeedIntegratedCircuitHDL2 Verilog HDL 二 VHDL简介VHDL主要应用有三个方面 1 描述2 模拟的模型3 综合的模型 21 三 VHDL语言的特点 1 象汉语 英语一样是一种高级语言 只不过在语法 词汇方面要简单得多 专用于描述硬件 2 可读性好 因为是高级语言 比逻辑符号图更易理解 3 VHDL语言本身生命周期长 因为与工艺无关 不会因工艺的过时而使电路描述过时 4 支持大规模设计的分解和已有设计的再利用 5 VHDL已成为标准 得到众多EDA公司的支持 可适用于多种工作平台 而其它输入方式与特定环境有关 不能重复使用 21 四 学习VHDL语言应注意的几个问题 1 了解VHDL语言模拟器是如何模拟代码的过程有助于弄清一些VHDL语句的语义 而对语义有一个清楚地理解可使你能够精练准确地进行VHDL代码编写 目前常用的VHDL模拟软件有ActiveHDL和Modelsim 2 VHDL语言的有些构造 较多的是专用于模拟和验证而不是综合 综合软件也许会忽略掉这样的构造和规则 VHDL是基于模拟的语言 它所提供的行为描述的一切方便手段实际上都是为建立模拟模型的 3 用于模拟的模型和用于综合的模型有差别 4 为综合而写的代码可以进行模拟 但不是所有为模拟而写的代码可以用来综合 5 应大致了解综合软件的工作原理 目前常用的综合软件有Synplicity公司的Synplify和SynplifyPro软件 Synopsys公司的FPGAExpress软件 Mentor公司的LeonardoSpectrum软件 Xilinx公司的XST XilinxSynthesisTechnology 软件 6 将VHDL和CPLD FPGA的学习结合起来 7 应基本熟悉CPLD FPGA器件的逻辑资源 21 第五节基本硬件电路模块的VHDL模型 一 二输入与门的VHDL描述ENTITYand2 gateISPORT a b INBit y OUTBit ENDand2 gate ARCHITECTUREbasicOFand2 gateISBEGINPROCESS a b BEGINy aANDb ENDPROCESSand2 behavior ENDbasic 21 Quartus 5 0软件使用简介 一 使用工程向导建立工程 21 二 建立设计文件 21 21 三 综合 点