计算机组成原理期末复习资料(二).doc

计算机组成原理期末复习资料（二）历届试题汇编(01.7-02.1)2001-7考试试题与解答一、填空题（每空1分，共30分）1.(21)10=0100101 2=25 8=15 162.X=-0.1001 X原= 1 1001 X补=1 0111 -X补=0 1001 Y=0.0101 Y原= 0 0101 Y补=0 0101 -Y补=1 1011 Y-X补=0 11103.在一个二进制编码的系统中,如果每一个数据同一位上的符号1都代表确定的值,则该编码系统属于有权码 ,该值被称为为个数位的位权 ,计算一个数据表示的十进制的值量,可以通过把该数据的所有取值为1的数位的位权 累加求和来完成。4.计算定点小数补码一位除时,是用被除数和除数的补码表示直接计算商的 补码 表示的结果。求得每位商的依据，是比较被除数和中间步骤的差与除数的绝对值 的大小，其规则是：(1)开始时，当除数与被除数同号，则 减 运算求第一位商，当被除数与除数异号，用 加 运算求第一位商。(2)当计算的结果与除数同号 时，该位商为1，求下一位商时要用减 运算完成，结果与除数异号 时，该位商为0，求下一位商时要用加 计算完成。(3)对运算的结果左移一位时写回开始时存放被除数 的累加器，对存放商的寄存器的内容也同时左移 一位。按下来开始求下一位商。(4)用此方法计算，如果结果不溢出，商品粮的符号和数值位是用相同的办法计算出来的，严格地说，此时求出的商是 反 码表示的结果，对正的商，也就是补码表示，对负数的商，应该再在最低位加1 后才是真正的补码商；为了简单，也可以不去区分商的符号，商的最低位不再经过计算得到，面是恒置为1 。5.在计算机系统中，地址总路线的位数新决定了内存储器最大的可寻址 空间，数据总路线的位数与它的工作频率的乘积 正比于 该总路线最大的输入/输出能力。6.使用阵列磁盘可以比较容易地增加磁盘系统的存储容量 ，提高磁盘系统的读写速度，能方便地实现磁盘系统的容错 功能。二、选择题(每题2分，共20分)1.在做脱机运算器实验时，送到运算器芯片的控制信号是通过（ F ）提供的，外部送到运算芯片的数据信号是通过（D ）提供的，并通过（B ）查看运算器的运算结果（运算的值和特征标志位状态）。A.计算机的控制器 B.发光二极管指示灯亮灭状态 C.显示器屏幕上的内容 D.手拨数据开关 E.运算器累加器中的内容 F.微型开关2.在组合逻辑有控制器中,节拍发生器TIMING的作用在于指明指令的执行( L ),它是一个典型的( B )逻辑电路,从一个节拍状态变致电下一个节拍状态时,同时翻转的触发器数目以尽可能的( H )为好。A. 快 B.时序 C.多 D.组合 E.数据 F.控制 G.类型H.少 I.次序 J.状态 K.过程 L.步骤3.在计算机硬件系统中,在指令的操作数字段中所表示的内存地址被称为(C ),用它计算出来的送到内存用以访问一个存储器单元的地址被称为( A );在讲解虚拟存储器时,程序的指令中使用是存储器的( F ),经过地址变换后得到的可以用以访问一个存储器单元的地址称为( E )。A. 有效地址 B.内存地址 C.形式地址 D.文件地址 E.物理地址 F.逻辑地址 H.指令地址 I.指令地址 J.CACHE地址三、简答题（共50分）1.按你自己的理解和想象的计算机的硬件(应有中断功能)组成,写出完成下面给定指令格式的指令的执行流程(18分)(1)累加器内容完成“异或”运算。“异或”指令格式： 操作码DRSR(2)把一个内存单元中内容读到所选择的一个累加器中。“读内存”指令格式：操作码DR SR答：(1)执行流程：a.程序计数器的内容 地址寄存器b.读内存，读出的指令 指令寄存器c.DR的内容异或SR的内容，结果 DRd.检查有无中断请求，有则进行相关处理；无则转入下一条指令的执行过程(2)执行流程：a.程序计数器的内容 地址寄存器b.读内存，读出的指令 指令寄存器c.SR的内容地址寄存器d.读内存，读出的数据DRe.检查有无中断请求，有则进行相关处理；无则转入下一条指令的执行过程 2.回答中断处理功能在计算机系统中的主要作用，至少说出5点。（15分） 答：中断处理功能的主要作用是： (1)一种重要的输入输出方式； (2)硬件故障的报警处理； (3)支持多道程序执行； (4)支持实时处理功能； (5)支持人机交互的重要手段； (6)支持计算机之间高速通信和网络功能； (7)支持多任务系统和多处理机系统。3.在计算机系统中，使用直接存储器访问的目的是什么？在采用总结周期“挪用”方式把外围设备传来的一个数据写进内存储器的一个单元的期间，CPU可能处于是何种运行方式？对采用直接存储器访问的外围设备，要给出中断请求功能吗？（17分）答：(1)使用DMA的目的是：既要提高高速外设与计算机主机内存之间的传送数据的速度，又要降低数据入出对CPU的时间开销。(2)在采用总线周期“挪用”方式是把外设传送来的一个数据写入内存的一个单元的期间。CPU可能处于等待使用总线的状态或正在正常执行程序。(3)对采用DMA的外设，要给出请求功能的原因是一次数据传送可能需要多次启动DMA传送才能完成，每传送完成一批数据DMA卡要送中断请求信号给CPU。2002-1试题与解答一、填空题（每空1分，共25分）1.(0.21)10=0.0011 2=0.14 8=0.3 162.X=-0.1001 X原=1 1001 X补=1 0111 -X补=0 1001 Y=0.0101 Y原=0 0101 Y补=0 0101 -Y补 =1 1011 Y+X补=1 11003.原码一位乘法的实现是把相乘二数的绝对值 相乘求得的_绝对值 ,对相乘二数的符号执行_异或_求得积的符号，故上题的2个数X、Y的乘积等于0.001011101 。4.在完成检错纠错功能的海明码的编码方案中，对8位的数据位，要求它能检查出并改正1位错误，也能发现2位错误，则要使用5 位校验码，此时的最小码距为4。最小码距是指从一个合法码变为另一个合法码时最少 要改变几个二进制的状态，最小码距又可简称为码距 。5.使用阵列磁盘可以比较容易地增加磁盘系统的存储容量 ，提高磁盘系统的_读写_速度，能方便地实现磁盘系统的_容错_功能。6. 对西文输出的字符设备，在计算机的内存储器中存储的是字符数据的每个字符的ASCII 码，输出的则是每个字符的字形 ，设备中的字符发生器的主要功能是解决从字符的_ASCII_码和字符的字形 间的对应关系。二、选择题(每题2分，共38分)1.在教学计算机中，用多片静态存储器芯片完成的内存储器部件时，实现ROM存储器时，是在相应的器件插座上插上（ B ）芯片；实现RAM存储区时，是在相应的器件插座上插上（H）芯片；实现容量扩展时，是把相关存储器芯片的（ A ）线每一对应的引脚连接在一起，用（ F ）信号区分其中每个存储器芯片的所处的地址范围；把地址总线的（ J ）部分送到地址译码器完成译码以产生内存储器芯片的片选信号，这个地址译码器仅在执行内存（ M ）期间才允许执行译码功能。地址总线的（ K ）部分直接连接到内存储器每个芯片的（ C ）线引脚，用于选择每个芯片片内的不同单元。同一个内存储器读写命令（ D ）接到一个内存储器每个RAM芯片的/WE管脚。A.数据 B.ROM C.地址 D.可以 E.读 F.片选 G.读 H.RAM I.不可以 J.高位 K.地位 L.控制 M.读/写 N.运行 2.在教学计算机中，串行接口芯片的数据线与内存储器芯片的数据线通过外部数据总线连接在一起，因此一定不能同时对这两种芯片执行(A )操作，否则会造成数据线信号的冲突。串行口与内存储器到底轮到谁运行,是由程序中的( D )和指令执行(I )来决定的。A.读 B.读写 C.写 D.指令 E.数据 F.控制 G.地址 H.次序 I.步骤 J.过程 K.读/写 L.状态3.在计算机硬件系统中,3总线的结构比单总线的结构可以提供( A )的输入/输出性能,其中处理机总线的运行脉冲频率( C )，例如( H ),PCI总线的脉冲频率( F )，例如（ I ），而慢速IO总线的脉冲频率（ E ），例如ISA总线的脉冲频率为（ K ）。A.更高 B.不可比 C.最高 D.相同 E.最低 F.居中G.更低H.66Mhz或更高 I.33Mhz J.100Mhz K.8.33MHz L.4.77MHz三、简答题（共37分）1.在教学计算机中，设计者只实现了约30条指令，留下另外约30条指令，交由使用人员选择其中若干条自己来设计指令格式、功能和执行流程，并在教学计算机上调试正确。请回答：你在设计与实现自己的指令过程中，是怎样看待和处理你的指令和已经实现的指令的关系的？至少举例说明3点。(7分)答：该关系说明如下：(1)在指令格式、指令分组急寻址方式上，新设计的指令应和已有指令基本相同，至少不能相互冲突；(2)对新设计的指令只实现其流程中的具体执行步骤的控制信号，读取指令及检查中断请求等共同操作部分使用在已有指令中提供的控制信号；(3)节拍发生器可能需要变化和修改。例如增加一个节拍状态，但不能破坏原有指令的执行。2.回答读CHACHE存储器的过程，与读内存储器的过程有哪些不同的地方？为什么？（15分） 答：两者的不同及原因如下：(1)读CHAVHE是按一定的地址变换方式给出的地址，并检查地址标志字段部分的内容，若匹配则该单元的内容就是被读的内容；而读内存是按给出的内存地址直接读出选中的单元内容即可。(2)读CHACHE的速度比读内存的速度快，