计算机组成原理期末复习资料.doc

1） 计算机组成的五大部分：运算器，控制器，存储器，适配器，输入输出设备。2） 运算器内实行算术运算和逻辑运算。3） 汉字编码根据用途可以分为：一，汉字的输入编码（直接使用西文标准键盘把汉字输入到计算机）。二，汉字内码（用于汉字信息的存储，交换，检索等操作的机器代码）。三，汉字字模码（汉字的输出形式）。4） 运算器的组成部分：ALU（多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而实现高速运算）。阵列乘除器，寄存器，多路开关，三态缓冲器，数据总线等逻辑开关。5） 存储器是计算机系统的记忆设备，用来存放程序和数据。6） 存储器分类：一，按存取方式：随机存储器，顺序存储器。 二，按存储内容可变性：只读存储器，读写存储器。 三，按信息易失性：永久性记忆的存储器，非永久性记忆的存储器。 四，按在系统中的作用：主存，辅存，高速缓存，控存7） 存储器分级的目的：同时兼顾存储器容量大，速度快，成本低的特点。8） 每个存储单元都有一个地址编码，用来寻找地址单元。9） 微机中的最小编址单位是字节。10） 存储器与CPU之间连接的信号线有;地址线，数据线，控制线三类。11） 刷新周期以及两种刷新方式-从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这段时间间隔叫做刷新周期。一般为2ms,4ms,8ms.两种刷新方式：集中式，分散式。12） 提高DRAM的方式：快页，缓存，SDRAM。13） ROM只能读出，不能写入，故称为只读存储器。分类：掩膜式，一次编程，多次编程。14） 闪速存储器是一种高密度，非易失性的读/写半导体存储器。15） 提高存储速度的方法：双端口，交叉模块。16） Cache介于CPU和主存之间。功能：解决二者速度不匹配。17） 命中率的高低与程序的行为，cache的容量，组织方式和块有关。18） 三种映射方法： 全相连映射（比较器电路难于设计和实现，适合小容量cache使用） 直接映射（硬件简单，成本低。每个主存块只有一个固定的行位置可以存放） 组相连映射（前两者的综合）19）写策略及写一致性：写回法：写cache与写主存异步进行，减少写主存次数，但存在不一致性的隐患）；全写法：写cache与写主存同步进行，cache中每行无需设置修改位，以及相应的判断逻辑。缺点：cache对CPU向主存的写操作无高速缓冲的功能，降低了cache的功效。写一致法：第一次写命中时要同时写入内存。19） 指令就是要计算机执行某种操作的命令。 计算机程序是由一系列的机器指令组成的。 指令有微指令，机器指令，宏指令之分。微指令是微程序级的命令，属于硬件。宏指令是由若干条机器指令组成的软件指令，它属于软件。机器指令介于微指令和宏指令之间，通常简称为指令，每一条指令可以完成一个独立的算数运算和逻辑运算操作。20） 指令系统：一台计算机中所有机器指令的集合。 复杂指令系统计算机：CISC 精简指令系统计算机：CISC21） 对指令系统的要求：完备性，有效性，规整性，兼容性。22） 指令格式通常由操作码字段和地址码字段组成。23） 操作数地址分为三地址，二，一，零（如停机操作）。24） 二地址操作数指令的类型：存储器-存储器（SS），寄存器-寄存器（RR），寄存器-存储器（RS）25） 指令的寻址方式：顺序，跳跃26） 操作数的寻址方式：隐含，立即，直接，间接。27） 精简指令系统（RISC）的特点：选取使用频率最高的一些简单指令，指令条数少； 指令长度固定，指令格式种类少，寻址方式种类少。 只有取数存数指令访问存储器，其余都在寄存器之间运行。28）CPU的功能：指令，操作，时间控制，数据加工。 主要寄存器：数据缓冲寄存器（DR）（一，作为CPU和内存吗，外部设备之间信息传送的中转站。二，在单累加器结构的运算器中，兼作操作数寄存器。） 指令寄存器（IR）（保存当前正在执行的一条指令） 程序寄存器（PC）（又称为指令计数器，确定下一条指令的地址。 地址寄存器（AR）（保存当前所访问的内存单元的地址） 累加寄存器（AC）（暂时存放ALU运算的结果信息） 状态条件寄存器（PSW）（保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容）28） 时钟周期通常称为节拍脉冲或T周期，他是处理操作的最基本单位。 CPU周期指读取一个指令字的最短时间，它包含有若干个指令周期。CPU周期也称为机器周期。 指令周期指取出并执行一条指令的时间，包含若干个CPU周期。29） 时序信号的作用：保证计算机能够准确，迅速，有条不紊的工作。30） 时令序号产生器的组成： 时钟源：为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号。 环形脉冲发生器：产生一组有序的，间隔相等或不等的脉冲序列，以便通过译码电路产生最后所需的节拍脉冲。 节拍脉冲。 启停控制逻辑。31） 时序控制方式：一，同步控制方式：在任何情况下，已定的指令在执行时所需的机器周期数和时钟周期数都是固定不变的（1，采用完全统一的机器周期执行各种不同的指令。2，采用不定长机器周期。3，中央控制与局部控制结合） 二，异步控制方式：每条指令，每个操作控制信号需要多少时间就占用多少时间。 三，联合控制方式。32） 微指令：控制部件通过控制线向执行部件发出各种控制命令。 微操作：执行部件接受微命令后进行的操作。微操作是执行部件中最基本的操作。微操作可分为相容性和相斥性。 微指令：在机器的一个CPU周期中，一组实现一种操作功能的微命令的集合。 微程序：一条机器指令的功能是由许多微指令组成的序列来实现的，这个微指令序列叫做微程序。33） 微指令的构成：操作控制（发出管理和指挥全机工作的控制信号。） 顺序控制（决定产生下一条微指令的地址）34） 在串行方式的微指令控制器中，微指令周期就是只读存储器的工作周期。35） 机器指令与微指令的关系：1，一条机器指令对应一个微程序，这条微程序是由若干条微指令序列组成的。2，指令与微指令，程序与微程序，地址与为地址，前者与内存有关，后者与控存有关。3，每一个CPU周期对应一条微指令。36） 微命令编码的方法：1，直接表示法（操作控制字段中的每一位代表一个微命令） 2， 编码表示法（把一组相斥性的微命令信号组成一个小组（字段），然后通过小组译码器对每一个微命令信号进行译码，译码输出作为控制信号） 3，混合表示法37） 产生后继地址的两种方法：1，计数器方式（微指令的顺序控制字段较短，微地址产生机构简单） 2，多路转移方式（能以较短的顺序控制字段配合，实现多路并行转移，灵活性好，速度较快）38） 微指令格式：1，水平型（一次能定义并执行多个并行操作微命令的微指令） 2，垂直型（微指令中设置微操作码字段，采用微操作码规定微指令的功能） 水平型微指令并行操作能力强，效率高，灵活性强，执行一条指令的时间短，微指令字较长而微程序短，用户难以掌握。39） 并行处理的三种方式：时间并行，空间并行，时间并行+空间并行。40） 总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。分为三类：1，内部总线（CPU内部连接各寄存器及运算部件） 2，系统总线（CPU与存储器、通道等连接） 3，I/O总线（中、低速I/O设备互相连接）41） CPU与外设之间由适配器（接口）连接。42） 总线的连接方式：1，单总线结构。 2，双总线结构（CPU与主存之间设置了存储总线） 3，三总线结构（增加了I/O总线）43） 信息传输方式：1，串行传送（只需要一条传输线，成本低廉） 2，并行传送（速度快，系统总线使用这种传送方式） 3，分时传送44） 接口是指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。功能：控制，缓冲，状态，转换，整理，程序中断。45） 总线仲裁的目的：解决多个主设备同时竞争总线控制权的问题。46） 仲裁的方式：集中式（链式，计数器定时，独立请求），分布式47） 定时方式：1，同步定时（适合总线长度较短，各功能模块存取时间比较接近的情况下） 2，异步定时（总线周期长短可变，不把响应时间强加到功能模块上）48） 数据传送模式：读写操作，块传送操作，写后读，读后写操作，广播，广集操作。49） 计算机与外设之间的信息交换方式：1，程序查询方式（单片机）。 2，程序中断方式（硬件结构复杂，服务开销时间大）。 3，直接内存访问（DMA）方式：（完全由硬件执行，传输速度高，仅受访问内存时间的限制，适用于内存和高速外围设备之间大批数据交换的场合）。 4，通道方式。 5，外围处理机方式。50） 单级中断系统是中断结构中最基本的形式。在单级中断系统中，所有的中断源都属 于 同一级，所有中断源触发器排成一行，其优先次序是离CPU近的优先权高。51） 多级中断系统是指计算机系统中有相当多的中断源，根据各中断事件的轻重缓急程度而分成若干级别，每一中断级分配给一个优先权。52） Pentium有两类中断源：中断，异常。53） 直接内存访问（DMA）是一种完全由硬件执行I/O交换的工作方式。优点是速度快（CPU不参加传送操作，省去了CPU取指令，取数，送数等操作）。一般执行的过程：1，从外围设备发出DMA请求。 2，CPU响应请求，把CPU工作改成DMA操作方式，DMA控制器从CPU接管总线的控制。 3，由DMA控制器对内存寻址，即决定数据传送的内存单元地址及数据传送个数的计数，并执行数据传送的操作。 4，向CPU报告DMA操作的结束。54） DMA传送方式：1，停止CPU访内（控制简单，适用于数据传输速率很高的设备成组传送。缺点：DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的） 2，周期挪用（既实现了I/O传送，又较好的发挥了内存和CPU的效率，适用于I/O设备读写周期大于内