电子信息技术本科论文.doc

目 录摘要：1第一章：绪论2第二章：原理介绍3一、同步的分类31、载波同步32、位同步43、长帧同步44、短帧同步4二、同步的实现5（一）、载波同步的方法51、插入导频法52、直接法83、相正交环法8（二）、位同步的方法10（三）、长帧同步的实现10（四）、短帧同步的实现11第三章： 硬件系统及调试结果13一、系统的电原理框图13二、系统电路分析13三、软硬件实现20第四章：回顾与展望23参考文献：24附录：24数字通信系统中时钟信号和定时信号实现摘要：时钟信号和定时信号是目前处理数字通信系统的一个热点。基于产生出来的时钟信号的好坏将直接影响着整体电路的质量，时钟的不稳定抖动或产生互相干扰，时序关系不严密，产生出现误差，对通信电路均产生不同程度的影响。轻者造成整个电路的不稳定、不可靠；重者系统将无法工作。起好坏具有显著的影响。本文首先介绍了数字通信系统时钟信号和定时信号的原理，然后分析了系统电路，最后开发流程设计了一个硬件系统，取得了良好的数字通信效果。关键词：数字通信; 定时脉冲；时钟信号第一章：绪论在人类社会历史的长河中，人际之间进行思想情感的交流离不开信息的传递。古代的烽火台、驿站；现代的电报、电话、传真、电子信箱、广播、电视等都是传递信息的手段和方式。自然界中，人们听到、观察到的现象，可用语言、文字、图像等信息来表达、存储或传递。信息被认为是人类社会重要资源之一，在政治、军事、生产乃至人们日常生活中起着十分重要的作用。在数字通信系统中，时钟信号是非常重要的。产生出来的时钟信号的好坏将直接影响着整体电路的质量，时钟的不稳定抖动或产生互相干扰，时序关系不严密，产生出现误差，对通信电路均产生不同程度的影响。轻者造成整个电路的不稳定、不可靠；重者系统将无法工作。因此，对时钟信号或者其它定时信号，必须严格要求：相位关系，脉冲占空比，定时脉宽等。本文将研究时钟信号和定时信号在整个电路中的作用，和它们的产生方法，原理以及实现方法。分析电路图和各个原器件，计算参数和各部分的波形产生，单片机的使用，编程方法以及硬件系统设计。本文分为四章，第一章：绪论。第二章：应用原理分为同步分类的介绍和同步实现的方法。第三章：硬件系统及测试结果分为系统的电原理框图，系统电路分析及波形和软硬件实现。第四章：总结作者的工作，指出了下一步的工作方向即回顾与展望第二章：原理介绍同步是通信系统中一个重要的实际问题。同步是指两个或多个信号之间在频率或相位上保持某种严格的特定关系。最简单的关系就是频率相等。如果每个信号频率是固定不变的，“频率相等”具有明确的含义如果频率是变化的，即使是非常小的变化，“频率相等”的含义就不清楚了。例如两个信号长期平均频率相等，短期频率不一定相等，那么这两个信号是否同步就很难说了。在实际工程中，如果两个或多个数字信号所对应的有效瞬时以同样的平均速率出现，我们就认为这两个或多个数字信号同步。同理，在接受端产生的与“字”、“句”的起止时刻相一致的定时脉冲序列，称为“字”同步和“句”同步，统称为群同步或帧同步。 当通信是在两点间进行时，完成了载波同步、位同步和群同步之后，接受端不仅获得了相干载波，而且通信双方的时标关系也解决了。这时接收端就能以较低的错误概率恢复出数字信号。同步原理：一、同步的分类同步的分类一般按功能来分。分为载波同步、位同步即码元同步、群同步即帧同步和网同步。1、载波同步当采用同步解调或相干检测时，接受端需要提供一个与发射端调制载波同频、同相的相干载波。这个相干载波的获取就称为载波提取，或称为载波同步。在利用同步解调的传输系统中，在接受端需要一个与发送端同频同相的载波。图2.1是一个采用同步解调的传输系统的方框图。 图2.1 DSP系统传输方框为能正确解调,要求接受端用于解调的载波信号和发射端用于解调的载波同频同相,如果这两个信号同频同相了,我们说这两个系统载波同步了。2、位同步数字通信中，除了有载波同步的问题外，还有位同步的问题。因为消息是一串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。判决的时刻应位于每个码元的终止时刻，因此，接受端必须产生一个用作抽样判决的定时脉冲，序列，它和接受码元的终止时刻应对齐。我们把在接受端产生与接受码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或同步脉冲。数字通信系统中，消息是由一串相继的码元传递的。这些码元具有相同的持续时间。接受端接受这个码元序列时，一般都需要知道每个码元的起止时刻，以便取样判决。因此再接受端需要一个码元定时脉冲序列来控制取样器，使取样的间隔和发送码元的宽度相同。取样时刻对准最佳取样判决位置。这个用于控制取样器的码元定时脉冲序列称为位同步脉冲。3、长帧同步长帧同步是时钟格式类型的一种工业名称，它控制ADPCM或PCM数据字的转换。首先是PCM数据字转换同步化，其次是控制内部模拟数字和数字模拟变换。术语“同步”起源于到或离开复合串行PCM数据总线也称 PCM信息总线上的PCM数据字同步化的功能。术语“长”来源于对PCM数据时钟周期测量其帧同步持续期。当帧同步直接用作PCM数据输出驱动器启动时发生长帧同步定时。在发送同步的上升沿，发生使PCM输出变低阻抗并且在发送帧持续期时间内保持低阻抗。4、短帧同步短帧同步是时钟格式类型的工业名称，它控制ADPCM 数据字的转换，此器件仅对32kbpsADPCM使用短帧同步定时。“帧同步”或“启动”用于两个规定的同步功能。第一是同步化ADPCM数据字转换，第二是控制内部模拟数字和数字模拟变换。术语“短”来源于对PCM数据字同步化的功能。术语“短” 来源于对PCM数据时周期的帧同步持续期的测量。当帧同步直接用作“预同步化”脉冲发生短帧定时，用以告知在数据时钟的完全控制下定时出ADPCM数据字，在一个数据时钟下降沿短帧同步维持高。器件输出ADPCM数据字和数据时钟接着的上升沿开始。在ADPCM中发生输出在发送数据时钟的上升沿变为低阻抗，并维持低阻抗直到 LSB的中间。二、同步的实现图2.2平方变化法提取载波图2.2为平方变法提取载波采用提取载波信号的双边带解调方框图。虚线部分为载波提取电路。过程为,不含载波成分的接受信号，经平方变换部件后,含有2倍载波频率的成分，用中心频率2倍于载波的带通滤波器滤出，经二分频得到解调所需要的成分。（一）、载波同步的方法提取载波的方法一般分两类：一类是在发送有用信号的同时，在适当的频率位置上，插入一个（或多个）称作导频的正旋波，接受端就由导频提取出载波，这类方法称作插入导频法；另一类是不专门发送导频，而在接受端直接从发送信号中提取载波，这类方法称为直接法。1、插入导频法 抑制载波的双边带信号本身不含有载波；残留边带信号虽然一般都含有载波分量，但很难从一调信号的频谱中将它分离出来；二相数字相位调制信号的功率谱密度表示式可看出，当P=1/2时，该信号中的载波分量为零；单边带信号更是不存在载波分量。对这些信号的载波提取，可以用插入导频法特别是单边带调制信号，只能用插入导频法提取载波。（1）、在抑制载波的双边带信号中插入导频 假设我们采用某种相关编码信号去进行意旨载波的双边带调制，从图2.3所示的频谱图可以看出，在载频处，已调信号的 频谱分量为零，载频附近的频谱分量也很小，这样就便于插入导频以及解调时易于滤出它。插入的导频并不是加于调制器的那个载波，而是将载波移相90后的所谓“正交载波”，如图2.3所示。这样，就可以组成插入倒频的发端方框图图2.4设调制信号为m (t),m (t)中无直流分量，被调载波为acsinct，调制器为一相乘器，插入倒频是被调载波移相90。形成的，为-accosct,其中，ac是插入倒频的振幅。 图2.3抑制载波的双边带信号中插入m(t)输出相加带通相乘调制U0(t)调制信号90移相acsinct图2.4 插入导频法发端方框图于是输出信号为 u0(t)=acm(t)sinct-accosct (2-1-1) 设收端收到的信号与发端输出信号相同，则收端用一个中心频率为f c的窄带滤波器就可取得导频-accost,再将它移相/2，就可得到与调制载同频同相的信号sinct.收端的方框如图2.5所示。低通相乘器带通90移相Fc窄带滤波器 图2.5 插入导频法收端方框图前面提到，插入的导频应为正交载波，这是什么原因呢？只要看收端相乘器的输出（t）就清楚了，即（t）=（t）sinct= acm(t)sinct- acm(t)sinctcosct =ac/2m(t)-ac/2m(t) cosct-ac/2sin2ct (2-1-2)若方框图中低通滤波器的截止频率为m, （t）经低通滤波器后，就可以恢复出调制信号m(t).然后，如果发端加入的导频不是正交载波，而是调制载波，则从收端相乘器的输出可以发现，除了有调制信号外，还有直流分量，这个直流分量将通过低通滤波器对数字信号产身影响。这就是发端导频正交插入的原因。 残留边带信号形成滤波器的传输函数。它使下边带信号绝大部分通过，而使上边小部分残留。由于fc附近有信号分量，所以如果直接在fc出插入导频，那么该导频必然会受到fc附近的干扰。然而，我们可以在信号导频之外插入两个导频f1和f2，使他们在接受端经过某些变换后产生所需要的fc。设两导频和信号频谱两端的间隔分别为f1和f2（见图2.6）,则f1=fc-fm-f1f2=fc+fr+f2式中的fr是残留边带形成滤波器传输函数中滚降部分所占带宽的一半（见图2.6），而fm是调制信号的带宽。 图2.6 残留边带信形成滤波器的传输特性图2.7 残留边带信号插入导频法收端方框图下面讨论接受端如何从f1和f2提取所需要的fc，其方框图如图2.7所示。设两导频分别为cos（1t+Q1）和cos（2t+Q2），其中的Q1和Q2是两导频信号的初始相位。如果经信道传输后，使两个导频和调信中的载波都产生了频偏(t)和相偏Q（t）那么提取出的载波也应该有相同的频偏和相偏，才能达到真正的相干解调。插入导频法提取载波要使用窄带滤波器。这个窄带滤波器也可以用锁相环代替，这是因为锁相环本身就是一个性能良好的窄带滤波器，因而使用锁相环后，载波提取的性能将有改善。 2、直接法抑制载波的双边带信号虽然不包含载波分量，但对该信号进行某种非线形变换后，就可以直接从中提取出载波分量来。（） 、换法和平方环法设调制信号为m(t), m(t)中无直流分量，则抑制载波的双边带信号为 s(t)= m(t) cosct接受端将该信号进行平方变换，即经过一个平方律部件后就得到E(t) e(t)= m(t) cosct= m(t)/2+1/2 m(t) cos2ct (2-1-3)输入已调 载波输出平方律部件信号二分频2FC窄带滤波器图2.8 平方变换法提取载波由式2-1-3看出，虽然前面假设了m(t)中无直流分量，但m(t)中却无直流分量，而e(t)表示式的第二项中包含有2c频率的分量。若用一窄带滤波器将2c频率分量滤出，再进行二分频，就获得所需的载波。根据这种分析所得出的平方变换法提取载波的方框图如图2.8所示。若调制信号m(t) =1，该抑制载波的双边带信号就成为二相移相信号，这时e(t)= m(t) cosct=1/2+1/2cosct (2-1-4)因而提取载波的方框图中用了一个二分频电路，故提取出的载波存在180的相位含糊问题。对移相信号而言，解决这个问题的常用方法是采用相对移相。3、相正交环法利用锁相环提取载波的令一种方法如图2.9所示。加于两相乘器的本地信号分别为压控振荡器的输出信号cos（ct+Q）和它的正交信号sin(ct+Q).因此通常称这种环路为同相正交环，有时也称这种环为科斯塔斯环。 图2.9 同相正交环法提取载波设输入的抑制载波双边带信号为m(t) cosct，则 3=m(t) cosct cos（ct+Q）=1/2m(t) cosQ+ cos（2ct+Q） 4=m(t) cosct sin（ct+Q）=1/2m(t) sinQ+ sin（2ct+Q）经低通后的输出分别为 5=1/2m(t)cosct (2-1-5)6=1/2m(t)sinct (2-1-6)低通滤波器应该允许m(t)通过。将5和6加于相乘器，得 7=56=1/8 m(t)sin2Q (2-1-7)式中Q是压控振荡器应该允许输出的信号与输入已调信号载波之间的相位误差。当Q较小时， 71/4m(t)Q （2-1-8）式中（2-1-5）中7的大小与相位误差Q成正比，它就相当于一个鉴相频的输出。用7去调整压控振荡器输出信号的相位，最后使稳态相位减少到很小的数值。这样压控振荡器的输出1就是所需提取的载波。同相正交环的工作频率是载波频率本身，而平方环的工作频率是载波频率的两倍。显然当载波频率很高时，工作频率较低的同相正交环路易于实现。（二）、位同步的方法图2.10数字锁相法产生位同步的原理数字锁相法产生位同步的原理：输入相位基准经过接受码元经过零检测和单稳态产生的窄脉冲，这些窄脉冲的位置位于精确的位于接受码元的过零点。没有连“0”和连“1”码时，窄脉冲的间隔刚好是Tb。但当接收码元中有连码时，窄脉冲间隔为Tb的整数倍。由于窄脉冲的间隔有时为Tb有时为Tb的整数倍，因此不能直接作为同步信号。晶体振荡器的频率时码元速率的N倍，此信号经整形和N次分频后得到本地位同步信号。本地位同步信号和输入相位基准比较，两者得相位差控制控制器，使其对晶体振荡器产生的信号增加或扣除一个脉冲以调整本地为同步信号的相位，使本地位同步信号和接收信号同相。四分频后得到位同步信号，此位同步信号输入相位比较器中，如果本地信号超前于相位基准信号，则控制控制器，使其在晶体振荡器输入的脉冲中扣除一个脉冲，四分频后到得的本地位同步信号在相位上于没有扣除脉冲使相比相位滞后1/4，这个位同步信号将一直进行下去，直到为本地同步信号和输入相位基准同步；反之，如果相位基准信号超前于本地为位同步信号，则控制控制器，使其在晶体振荡器输入的脉冲中附加一个脉冲，四分频后到得的本地位同步信号在相位上于没有附加脉冲使相比相位滞后1/4，这个位同步信号将一直进行下去，直到为本地同步信号和输入相位基准同步 。（三）、长帧同步的实现长帧同步的实现维持了工业的兼容性并为外时钟简单化、优化。PCM数据输出在FST 引脚上升沿变为低阻抗，但数据的MSB由于发送数据时钟和发送帧同步的逻辑和而同步出。这允许 PST启动的上升沿或BCLKT数据时钟的上升沿为第一个。此实施包括PCM数据输出维持在低阻抗直到LSB的中间。这允许帧同步上升沿近似的和PCM数据字转换开始处对谆，但是对于 PCM数据字转换末尾做不到精确的定时要求。此预防公共总线上类似器件之间争用总线。当帧同步在连续两发送数据时钟下降沿维持高时，器件识别长帧同步时钟。在全双工话音方式中，DSP每帧工作一个编码中断和一个解码中断。编码算法由FST引脚上发送输出启动的长度决定。FST启动的长度在发送数据时钟周期中测量，告知器件所使用编码速率。此启动长度信息被每帧编码器作用。在下帧期间发送ADPCM字符合此请求将被计算并在请求后总的两帧都有效。此发送启动长度信息能被器件附加四帧所延迟，和总六帧一致。延迟的六帧允许器件发送和接受以同一时钟同步，并且为了应用而要求第六帧的信令对准。注意启动长度信息被延迟非实际的ADPCM取样字是重要的。关于FST启动长度的延迟总量由SCP断口BR7控制。数字数据输出电路计算BCLKT周期以保持ADPCM数据字减二分之一BCLKT周期期间的数据输出引脚为低。 FST启动长度告知DSP使用什么编码算法。发送逻辑在每帧同步上决定它以长帧还是短帧同步中断下一帧同步脉冲，器件设计防止PCM总线内窜在加电或当掉电方式出现后至少两个帧同步周期内不允许PCM数据输出变低。器件接受一侧设计接受相同的帧同步和数据时钟作为发送侧和能锁存自身发送PCM数据字。这样的PCM数据交换仅需要能发生一个类型的帧同步器件和接受部分使用。接受帧同步和接受数据时钟的逻辑和告知器件启动锁存串行字在接受数据时钟的下降沿上进入接受数据输入。当FSR启动为高时内部接收逻辑计数接受数据时钟的下降沿，并且传输启动长度和PCM数据字进入内部寄存器，由DSP机访问及设置DSP的解码器中断。器件的接收数字部分在BCLKR和FSR引脚控制下接收DR引脚上的串行ADPCM字。FSR启动持续在BCLKR周期内测量，告知器件解码算法，DSP机为正在DR引脚上接收的字所使用。此算法可在逐帧的基础上变化。当器件被 BR0在PCM编码器中被编程时，器件将使用长帧同步时钟格式输出和输入完整的8位PCM字，好象 FST和FSR脉冲对8个数据时钟周期维持高一样。当ADPCM字已接收并等待解码进入的 PCM字时DSP机接收中断，当器件在全双工对话方式中工作时DSP机执行每帧解码和饿编码。DSP机解码ADPCM字按照CC-ITTG，726关于32kbps,24kbps和16kbps的规定解码。（四）、短帧同步的实现当帧同步在发送数据时钟一个或仅一个下降沿保持高时，器件确认短帧同步，发送逻辑在每帧同步上决定，它应中断下一帧同步脉冲作为长帧或短帧。由于总线内容问题，不建议长帧同步和短帧同步之间的交换，除非通过掉电周期。器件被设计成预防PCM总线内容不允许ADPCM数据输出至少在上电后或掉电方式来到后两帧同步周期期间为低阻抗。器件接收时设计接受相同的帧同步和数据时钟作为发送侧和能锁存自身发送ADPCM数据字，这样的PCM数字交换仅需要能发生一个类型的帧同步，以供器件的发送和接收部分使用。接收数据时钟的下降沿在接收帧同步输入锁存高逻辑电平，告知器件启动锁存4位ADPCM串行字进入接着的接收数据时钟的四个下降沿上的接收数据输入。内部接收逻辑计数接收数据时钟周期并传输ADPCM数据字到寄存器，并由DSR存取。当器件由BR0 被编程入PCM编码解码方式，器件将输出使用短帧同步时钟格式完全的8位PCM字。8位PCM字和4位ADPCM同步出（或入）方法相同，全BCLKT周期第4位有效和仅BCLKT周期的二分之一则第8位有效除外。第三章： 硬件系统及调试结果一、 系统的电原理框图晶体2048KHz时钟分频及定时变换电路8KHz收发分频同步信号256KHzADPCM收发时钟CLK1024KHz收发突发时钟信号发送定时信号产生电路发送第一路压缩定时信号发送第二路压缩定时信号 接收定时信号产生电路 接收第一路突收定时信号接收第二路突收定时信号音频正弦波产生电路输出幅度,频率均可调的单音频正弦波信号软件使能信号产生电路 发送压缩使能信号 接收突收使能信号图3.1信号发生器电原理图二、系统电路分析 下面分别介绍各级电路1、2048KHZ时钟信号产生电路电路如图3.2所示图3.2 2048KHz 时钟信号产生电路电路由倒相器U214：A、B（74LS04）、二分频器U211：B（74LS74）等电路组成J201是一石英晶体多谐振荡器在许多场合下都对多谐振荡器的振荡频率稳定性有严格的要求。例如，在将多谐振荡器作为数字钟的脉冲远使用时它的频率稳定性直接影响着计时的准确性。在很多多谐振荡器中振荡频率主要取决于门电路输入电压在冲放电过程中达到转换电平所需要的时间，所以频率稳定性不可能很高。不难看到：第一，这些振荡器中门电路的转换电平VTH本身旧不够稳定，容易受电源电压和温度变化的影响；第二，这些电路的工作方式容易受干扰，造成电路状态转换时间的提前和滞后；第三，在电路状态临近转换时电容的充、放电已经比较缓慢，在这种情况下转换电平微小的变化或轻微的干扰都会严重影响振荡周期。因此，对频率稳定性有较高要求时，必须采取稳频措施。目前普遍采用的一种稳频方法是在多谐振荡器电路中接入石英晶体，组成石英晶体多谐振荡器。图3.3给出了石英晶体的符号和电抗的频率特性。把石英晶体与多谐式振荡器中的偶合电容串联起来，组成了图3.4所示的石英晶体多谐振荡器。由英晶体的电抗的频率特性可知，当外加电压频率为F0时它的阻抗最小，所以把它接入多谐振荡器的正反馈环路中以后，频率为F0的电压信号最容易通过它，并在电路中形成正反馈，而其它频率信号经过石英晶体时被衰减。因此，振荡器的频率也必然是F0。图3.4石英晶体多谐振荡器图3.3电抗的频率特性图3.5的电路可等效的电路振荡器的频率信号经过两次反向器后进入D触发器作为时钟信号，另外D触发器上接入频率为f0=2048KHZ一半的1024KHZ的控制信号，1024KHZ的方波信号被分频后分别输出两个频率相同但相位相反的1024KHZ的方波信号，如图3.6图3.6振荡电路信号波形图2时钟分频及定时变换电路电路如图3.7所示图3.7 时钟分频及定时变换电路从图中知，1024KHZ的方波信号经两级反向后输入到与门U210：A的2引脚U213：A、B（74LS04）、U203：B（74LS74）的作用是接受到的数字奇带压缩信号进行整形输出。U213：D、E（74LS04）的作用是接受使能信号（由软件产生）对接受时钟1024KHZ的选通进行输出。电路波形如图3.8 图3.8 分频电路及定时变换电路波形图发送1024KHZ方波信号进入倒相器U206:A(74LS04)的输入端（第1引脚），再经过U206：F（74LS04）输到第一级分频电路U201（74LS161）中，逐级分频。 经一级分频：在U201的第14引脚输出频率f=1024/2=512KHZ的方波信号，如图3.8 U201-14经二级分频： 在U201的第13引脚输出频率f=512/2=256KHZ的方波信号，如图3.8的TP211经三级分频：在U201的第12引脚输出频率f=256/2=128KHZ的方波信号，如图3.8的U201-12经四级分频：在U201的第11引脚输出频率f=128/2=64KHZ的方波信号，如图3.8的U201-11因为CEP（第7引脚）=CET（第10引脚）=MR（第1引脚）=PE（第9引脚）=1电路工作在记数状态，从0000状态开始连续输入16个记数脉冲，电路从1111状态返回到0000状态，TC端从高电平跳变至低电平。输出进位信号，进位信号的频率f=1024/16=64KHZ，如图3.8的U201-15。将U201的第15 引脚输出的64KHZ窄脉冲信号送至第二级分频器U202（74LS161）第7与10引脚，作选通信号，即CEP=CET=1。由于只有在64KHZ的窄脉冲期间，分频电路才能有输出。因此，U202的输出经逐次分频，因为当CEP（第7引脚）=CET（第10引脚）=MR（第1引脚）=PE（第9引脚）=1电路才工作在记数状态，CET与CEP均为f=64KHZ的方波信号，所以只有当CP为上跳沿而CT也为上跳沿时才记数，经分频后U202-14输出f=64/2=32KHZ的方波信号，U202-13输出f=32/2=16KHZ的方波信号，U202-14输出f=16/2=8KHZ的方波信号，测量点TO212的波形如图3.8。由12引脚输出的8KHZ信号输入到二分频器U203：A 74LS74作为时钟信号在U203：A （74LS74）与U204（74LS161）、U203：A的Q端输出8KHZ作发送分桢信号。在U203：A的Q端输出反向的8KHZ作接收分桢同步信号。U201-13输出的256KHZ的方波信号经U206反向从4脚出，作为U204的时钟信号，U204的CEP端接8KHZ的方波信号进入U204经多级分频。3发送定时信号产生电路电路如图3.9所示。图3.9 发送定时信号产生电路从图中可知，电路由常用电路74LS04、74LS08、74LS74等组成。根据电路设计的逻辑关系，各点波形不难看出。见图3.10所示。图3.10发送定时信号波形图4接受定时信号产生电路 电路如图3.11。图3.11 接收定时信号产生电路 从图中知，同发送定时信号类同，产生定时信号的方法也相同。U213：A、B（74LS04）、U203：B（74LS74）的作用是接受到的数字奇带压缩信号进行整形输出。U213：D、E（74LS04）的作用是接受使能信号（由软件产生）对接受时钟1024KHZ的选通进行输出。5. 软件使能信号产生电路 电路如图3.12图3.12 软件使能信号电路图波形如图3.13所示。TP201 U215（CPU）的工作时钟，f=12MHZTP202 U215（CPU）的PSEN，外部程序存储器读选通信号TP203 U215（CPU）的ALE，第八位地址所存允许输出信号TP204 U215（CPU）的复位信号，复位时为高电平，常态为低电平TP205 发送使能信号输出TP206 接受使能信号输出 （波形与TP205相同）TP206 8KHZ窄脉冲送给U215（CPU）作记数脉冲输入信号，波形与TP213相反 图3.13 软件时钟电路波形与说明从图中可见，软件使能信号产生电路的硬件电路是由8031CPU最小系统构成的，即U215（8031）CPU、地址锁存器U216（74LS373）与程序存储器U217（2764）等组成。由编写程序输出一定要求的使能信号。根据数字基带压缩传输电路的要求，现对使能信号要求如下：每隔17000S的时间，输出625S宽度的窄脉冲波形，如图3.14所示。 图3.14 收发使能信号波形三、软硬件实现要求如此严格的波形如何产生呢？ 我们利用前面的电路中已产生的8KHz收，发分帧同步信号作为计数脉冲间隔的统一基准，计算如下： f0=8KHz 则： T0=1/f=1/8*1000=125us t=K0T0 这里K0表示选择脉冲宽度系数，可任意选择。这里我们选取K0=5,则 t=K0T0 =5*125=625us T=K1T0 这里K1表示选择使能信号波形长度系数，也可任意选择。这里我们选取K0=136,则 T=K1T0 =136*125=17000us 因为8031CPU内部有两个16位定时器/计数器T0与T1. 利用8KHz的窄脉冲信号作为8031CPU定时器0，定时器1的定时计数输入，把2个定时器/计数器设置成计数器工作方式，对其8KHz窄脉冲进行计数定时，由程序实现其自动切换的功能。 它的使能输出信号从8031的P1口的P1.0与P1.2输出分别作为发送端发送压缩使能信号与接收端突收使能信号。现将调试好的程序编写如下：TOINT EQU 70HT1INT EQU 71H; ORG 0000H AJMP START; ORG 000BH AJMP TIME1; ORG 0040HSTART: MOV SP,#30 MOV P1,#00H MOV 3,#8A ; EA* * * ET1 * ET0 * MOV TM0D,#66H ; TIME0 & TIME1 MODE 2 SETB PT0 ; time 0 is interruptest; MOV TL0,#78H ; 136=544/4=88H MOV TH0,78H ;FFH-88H=77H,77H+1=78H; MOV TL1,#0FBH ;FFH-8DH=72H,72H+1=73H; CLR T0INT CLR T1INT CLR TR1 SETB TR0;main program;WINT0: JNB T0INT,WINT1 SETB TR1 CLR T0INTWINT1: JNB T1INT,WINT0 CLR TR1 CLR T1INT LIMP WINT0;TIME 0 interrupt service;TIME0: MOV P1